技術(shù)編號(hào):7242300
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明公開(kāi)了用于在同一襯底(例如硅)上的異質(zhì)材料,例如III-V族半導(dǎo)體材料和IV族半導(dǎo)體(例如Ge)的共同集成的架構(gòu)和技術(shù)。在實(shí)施例中,具有交替的納米線和犧牲層的多層異質(zhì)半導(dǎo)體材料堆疊體用來(lái)釋放納米線并允許完全圍繞納米線晶體管的溝道區(qū)的同軸柵極結(jié)構(gòu)的形成。在實(shí)施例中,單獨(dú)的PMOS和NMOS溝道半導(dǎo)體材料與具有交替的Ge/III-V層的覆蓋層的起始襯底共同集成。在實(shí)施例中,在單獨(dú)PMOS和單獨(dú)NMOS器件內(nèi)的多個(gè)堆疊的納米線的垂直集成使能給定的布局區(qū)域的...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。