技術(shù)編號(hào):7506433
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及與可編程邏輯設(shè)備或者其他類(lèi)似設(shè)備一同使用的邏輯元件。背景技術(shù) 可編程邏輯設(shè)備(“PLD”)(有時(shí)也稱(chēng)為CPLD,PAL,PLA,F(xiàn)PLA,EPLD,EEPLD,LCA,F(xiàn)PGA,或者其他的名稱(chēng))是眾所周知的集成電路,其提供了固定集成電路的諸多優(yōu)點(diǎn)和自定義集成電路的靈活性。這樣的設(shè)備在本領(lǐng)域是眾所周知的,并且典型地提供一種其至少一個(gè)部分能夠被電子編程以滿足用戶的特殊需要的“不用定制的”的設(shè)備。傳統(tǒng)上,專(zhuān)用集成電路(“ASIC”)是固定集成電路,然而...
注意:該技術(shù)已申請(qǐng)專(zhuān)利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專(zhuān)利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類(lèi)技術(shù)注重原理思路,無(wú)完整電路圖,適合研究學(xué)習(xí)。