技術(shù)編號:7510902
提示:您尚未登錄,請點(diǎn) 登 陸 后下載,如果您還沒有賬戶請點(diǎn) 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及例如適用于用便攜終端等的電池驅(qū)動(dòng)的電子機(jī)器的半導(dǎo)體集成電路。特別是在被安裝在用便攜式電池驅(qū)動(dòng)的電子機(jī)器內(nèi)的LSI中,因?yàn)樾枰玫粼S多等待時(shí)間,所以消減待機(jī)電流很重要。為了消減該待機(jī)電流,以往采用MT(多閾值)-CMOS電路,或者在待機(jī)時(shí)關(guān)斷LSI的電源來消減停止中的電流。附圖說明圖13展示上述MT-CMOS電路的一例。該MT-CMOS電路,由低閾值電壓電路塊1、P溝道MOS晶體管Q1、N溝道MOS晶體管Q2構(gòu)成。低閾值電壓電路塊1,由被連接在虛擬...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。