技術(shù)編號:7513100
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及。 背景技術(shù)鎖相環(huán)(PLL, Phase Locked Loop )被廣泛應(yīng)用于系統(tǒng)級芯片(SOC, System onChip)中,以提供精確且穩(wěn)定的時鐘信號。圖l為一種鎖相環(huán)的基本結(jié)構(gòu), 包括鑒頻鑒相器(PFD, Phase Frequency Detector) 11 、電荷泵(CP, Charge Pump )12、環(huán)-各濾波器(LP, Loop Filter) 13、壓控振蕩器(VCO, Voltage Control Oscillat...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。