技術(shù)編號(hào):7515262
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。半導(dǎo)體集成電路、半導(dǎo)體集成電路的控制方法及終端系統(tǒng) 發(fā)明領(lǐng)域本發(fā)明涉及一種抑制因多個(gè)邏輯塊間的時(shí)效劣化引起的時(shí)鐘偏移增大 的技術(shù)。背景技術(shù)目前,對(duì)于在LSI (Large Scale Integration大規(guī)模集成電路)設(shè)計(jì)中 已被廣泛使用的同步設(shè)計(jì)方式而言,控制用的時(shí)鐘信號(hào)例如對(duì)保存狀態(tài)的 寄存器按相同的定時(shí)提供。在實(shí)際的LSI中,根據(jù)時(shí)鐘供應(yīng)電路結(jié)構(gòu)的不 同,在從時(shí)鐘發(fā)生源到寄存器之間產(chǎn)生于時(shí)鐘信號(hào)中的延遲量在寄存器間 有所不同。寄存器等元件間的延遲...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學(xué)習(xí)。