技術(shù)編號：7515766
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及數(shù)據(jù)的串行化，尤其涉及不使用時鐘的串行化。 背景技術(shù)在許多應(yīng)用中，通過可并行獲得的字節(jié)的比特而產(chǎn)生計算機數(shù)據(jù)(在本文中字節(jié) 是指兩個或更多個比特的組)。然后接下來的字節(jié)按時間順序跟隨。這可以稱為比特并行， 字節(jié)串行。然而，在許多應(yīng)用中，傳送并行比特的并行線的線纜在物理上是不方便的，對噪 聲尤其敏感，并且并行發(fā)送比特可能更耗電。在這些應(yīng)用中，所述比特可以被一次發(fā)送一 個。已知的串行器使用與數(shù)據(jù)比特同步的時鐘，因此解串器/接收器可以可靠地“時 鐘輸入...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學習。