技術(shù)編號(hào)：7524248
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本實(shí)用新型涉及集成電路領(lǐng)域，具體而言，涉及一種延時(shí)單元電路。 背景技術(shù)隨著工藝的進(jìn)步，集成電路的發(fā)展趨勢(shì)是集成度越來(lái)越高，功耗越來(lái)越低。多芯片集成和低電源電壓將會(huì)使芯片遭受越來(lái)越嚴(yán)重的噪聲干擾。設(shè)計(jì)抗噪聲抗干擾的電路已經(jīng)成為了設(shè)計(jì)者必須面對(duì)的難題。許多IC芯片都需要使用延時(shí)電路。延時(shí)電路一般由一個(gè)或多個(gè)的延時(shí)單元組合而成，傳統(tǒng)的延時(shí)單元由電阻和電容搭配，來(lái)獲得所需要的RC延遲，然而一般受電源和地的噪聲影響較大。實(shí)用新型內(nèi)容本實(shí)用新型提供一種延時(shí)單元電路，用...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類(lèi)技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。