技術(shù)編號：7528256
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本實用新型公開了一種改進型10-bit差分電容分段耦合式DAC，包括正端次級電容陣列、正端耦合電容、正端主級電容陣列、負端次級電容陣列、負端耦合電容、負端主級電容陣列和采樣開關(guān)；本實用新型利用12-bit結(jié)構(gòu)差分DAC去實現(xiàn)10-bit差分DAC，避免了1-LSB的增益誤差，改善了DAC的靜態(tài)性能；同時本實用新型正端次級電容陣列、正端主級電容陣列、負端次級電容陣列和負端主級電容陣列，通過采用單位電容串聯(lián)替代DAC中的最低位電容，實現(xiàn)了較小容值的電容，避免了...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。