技術編號：7532432
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及二進制數字信號的位數減少，尤其是對稱地減少數字信號的若干最低有效位的裝置。目前應用中通常使用的裝置需要在調制信號中不趨向引入DC分量而降低數字信號的最低有效位位數，該信號處理過程涉及這里將要提到的數字信號的“對稱截位”或“對稱舍位”或“對稱位減少”。在數字信號的處理過程中，一個信號會經過各種運算，如加法、減法及其它代數運算。這些運算的結果會產生比原始數據位更多的位數。例如兩個8位二進制數相加，由于可能有“進位”產生，所以其和可能是九位二進制數。同...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。