技術編號：7541899
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明提出一種FPGA互連結構。所述的FPGA互連結構包括第一級多路復用器和至少另一級多路復用器，其中第一級多路復用器的輸出信號構成所述至少另一級多路復用器的輸入信號；所述至少另一級多路復用器包括多個多路復用器，所述多個多路復用器具有相同的多位第一輸入信號。多位數(shù)據(jù)通路經(jīng)過基本相同的繞線路徑，即每條通路的延時基本相同，從而保證了數(shù)據(jù)的正常傳輸，并減小了具有相同輸入的多路復用器間的設計面積。專利說明一種面積優(yōu)化的FPGA互連結構 [0001]本發(fā)明涉及...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。