技術(shù)編號：8259019
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。降低電路中時序器件漏電功耗的方法是EDA工具在不違反電路的時序約束條件下，通過將低閾值電壓(LVT)的時序器件換成高閾值電壓(HVT)的時序器件，以降低漏電功耗的方法。本發(fā)明屬于EDA設(shè)計(jì)領(lǐng)域。背景技術(shù)隨著集成電路特征尺寸不斷的縮小，通過降低供電電壓以減少動態(tài)功耗的技術(shù)非常普遍。同時，為了保持電路的性能，通常選用低閾值電壓的器件以實(shí)現(xiàn)電路功能。然而，低閾值電壓的器件的應(yīng)用，使得漏電功耗的在總功耗中占的比例不斷提升。我們可通過估算電路的時延，在不違反時序約束...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。