技術編號：8412646
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。實時檢查原理圖，是EDA工具在進行集成電路原理圖(IC Schematic)設計的過程中，實時反映編輯操作的效果和正確性的功能。本發(fā)明屬于EDA工具中原理圖設計領域。背景技術繪制原理圖是集成電路設計的重要環(huán)節(jié)。原理圖主要描述電路的邏輯功能，在設計的過程中，不可能一蹴而就，會有很多邏輯上的錯誤，通過不斷修正，循序漸進的完成整個原理圖。原理圖設計師在繪制原理圖時，每間隔幾個編輯操作會調用一次檢查命令(Check命令)，用來檢查最近幾次的操作是否有錯誤。因為在錯...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。