技術(shù)編號：8545220
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。對于片上系統(tǒng)設(shè)計來說，功耗是一項重要的考慮因素。制造工藝的快速發(fā)展使得設(shè)計師能夠在單個芯片上集成更多的功能。然而，在單個芯片上集成更多的功能對功耗預(yù)算施加了很多嚴格限制。多個電壓島的使用是一種降低功耗的方法。通過利用為不在關(guān)鍵路徑上的設(shè)計的部分提供更低的電壓以降低動態(tài)和泄漏功耗這一想法，多個電壓島概念能夠降低提供至芯片的不同部分的電壓的成本，并且多個電壓島概念涉及將多個核集中成在相同電壓下運行的電壓島，并對該電壓島內(nèi)的模塊提供單個電壓。例如，圖1顯示了傳統(tǒng)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。