技術編號：8906709
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本技術涉及用于制作多層襯底的局域化的弛豫和應變區(qū)域的方法和結構，并且本技術可以用于形成應變溝道FET。背景技術晶體管是現(xiàn)代數(shù)字處理器和存儲器設備的基本器件元件，并且已經在電子工程的各種領域中找到各種應用，包括數(shù)據(jù)處理、數(shù)據(jù)存儲和高功率應用。目前，存在可以用于不同應用的多種晶體管類型和設計。各種晶體管類型包括例如雙極結型晶體管(BJT)、結型場效應晶體管(JFET)、金屬氧化物半導體場效應晶體管(MOSFET)、垂直溝道或溝槽場效應晶體管和超結或多漏極晶體管...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。