技術(shù)編號：9237803
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。半導(dǎo)體存儲裝置包括用于將外部時鐘信號和內(nèi)部時鐘信號的操作定時同步的電路。所述電路的實例可以包括延遲鎖定環(huán)(DLL，delay locked loop)電路、輸出控制電路等。DLL電路通過將外部時鐘信號延遲期望的時間來產(chǎn)生內(nèi)部時鐘信號。通常，半導(dǎo)體裝置在傳送時鐘信號時不可避免地具有延遲時間。DLL電路將半導(dǎo)體裝置的延遲時間反映至外部時鐘信號，并且執(zhí)行鎖定操作以產(chǎn)生內(nèi)部信號。發(fā)明內(nèi)容在一個實施例中，一種輸出控制電路可以包括周期設(shè)定信號發(fā)生單元，其被配置成響應(yīng)于...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。