技術(shù)編號(hào)：9291804
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。 諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM)、邏輯裝置和類似的半導(dǎo)體裝置的縮放 (scaling)可能受限于柵極漏電流（Jg)。例如，當(dāng)縮放柵極介電層的厚度時(shí)，溝道與晶體管 裝置的柵極之間可能造成漏電，導(dǎo)致裝置失效。將氮并入柵極介電層，可減少柵極漏電流。 例如，32nm節(jié)點(diǎn)處的柵極介電層可包括氮氧化硅（SiON)，其中氮的存在減少裝置中的柵極 漏電流。 通常，利用等離子體氮化工藝將氮并入柵極介電層，等離子體氮化工藝可減少柵 極漏電流，但會(huì)犧牲其它期望的特性，例如平...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。