技術(shù)編號(hào):9377757
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。在下一代集成電路的制造工藝中,對(duì)于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的柵極的制作,通常采用高k_金屬柵工藝。對(duì)于具有較高工藝節(jié)點(diǎn)的晶體管結(jié)構(gòu)而言,所述高k_金屬柵工藝通常為后柵極工藝,其典型的實(shí)施過程包括首先,在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu),所述偽柵極結(jié)構(gòu)由自下而上層疊的界面層、高k介電層、覆蓋層(capping layer)和犧牲柵電極層構(gòu)成;然后,在所述偽柵極結(jié)構(gòu)的兩側(cè)形成柵極間隙壁結(jié)構(gòu),之后去除所述偽柵極結(jié)構(gòu)中的犧牲柵電極層,在所述柵極間隙壁結(jié)構(gòu)之間留下...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。