技術(shù)編號(hào)：9378078
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。在集成電路中，減小芯片面積一直是業(yè)界追求的目標(biāo)。對(duì)于先進(jìn)技術(shù)，尤其對(duì)于32nm及以下工藝節(jié)點(diǎn)制程而言，降低芯片的設(shè)計(jì)面積是節(jié)省成本的關(guān)鍵因素。在集成電路設(shè)計(jì)中，如果兩個(gè)晶體管的源極或漏極沒(méi)有連接在一起，則這兩個(gè)晶體管在空間上應(yīng)當(dāng)被分開(kāi)設(shè)置(即，二者之間需保留一定的距離)，如圖1所示。在圖1所示的集成電路的版圖中，包括第一晶體管I與第二晶體管2，第一晶體管I包括鰭型結(jié)構(gòu)1001、柵極1002、有源區(qū)1003、邊緣柵極(edge gate) 10021，第二晶...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。