技術編號：9523234
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。針對現(xiàn)有的ADS模式的像素結構中，像素電極和公共電極完全重疊，像素電極和公共電極之間的存儲電容較高。具體地，參見圖1所示的像素結構，其中，在襯底基板11上依次包括公共電極12、絕緣層13、像素電極14，且公共電極12與像素電極14之間重疊區(qū)域造成的存儲電容較高，從而降低了像素的充電率。綜上所述，現(xiàn)有技術中的像素結構，像素電極和公共電極之間的存儲電容較大，減小了像素的充電率。發(fā)明內(nèi)容本發(fā)明提供了一種像素結構及其制作方法、陣列基板和顯示面板，用以減小像素電極和...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。