技術(shù)編號:9827906
提示:您尚未登錄,請點 登 陸 后下載,如果您還沒有賬戶請點 注 冊 ,登陸完成后,請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及電子通信領(lǐng)域,串行器/并行器(SERializer/DESerializer,SerDes) 0 SerDes是一種全數(shù)字電路設(shè)計的異步數(shù)據(jù)信號時鐘捕獲技術(shù),該技術(shù)是基于FPGA來設(shè)計和實現(xiàn)的。一個標準的SerDes接口主要包括以下幾個模塊8b/10b編碼器、8b/10b解碼器、comma檢測器、并串轉(zhuǎn)換器、串并轉(zhuǎn)換器、時鐘數(shù)據(jù)信號恢復(Clock andData Recovery,(DR)、數(shù)字鎖相環(huán)(PhaseLockedLoop,PLL)等...
注意:該技術(shù)已申請專利,請尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識儲備,不適合論文引用。
該類技術(shù)注重原理思路,無完整電路圖,適合研究學習。