本申請涉及顯示技術(shù)領(lǐng)域，具體涉及可切割移位寄存單元及包含其的柵極驅(qū)動電路。

背景技術(shù)：

在顯示面板中通常設(shè)置有集成電路以及柵極驅(qū)動電路。如圖1所示，其示出了現(xiàn)有顯示面板中柵極驅(qū)動電路、集成電路、柵極線的相對位置關(guān)系示意圖。在圖1中，顯示面板100包括集成電路11、柵極驅(qū)動電路12和12’，顯示面板100還包括顯示區(qū)域AA。顯示區(qū)域AA中包括多條柵線13。柵極驅(qū)動電路12和柵極驅(qū)動電路12’分別包括多個級聯(lián)的移位寄存單元。其中，多個級聯(lián)的移位寄存單元中除第一級移位寄存單元121和121’外，每級移位寄存單元的輸入端In可以接收其上一級移位寄存單元輸出端Out輸出的信號作為觸發(fā)信號，并生成本級移位寄存單元的輸出信號。第一級移位寄存單元121和121’接收集成電路11發(fā)送的初始觸發(fā)信號。

同時每級移位寄存單元的輸出端Out向顯示面板中的一條柵線13輸出驅(qū)動信號，以使與該條柵線13對應(yīng)的像素行(或列)中的各像素的晶體管導(dǎo)通或截止。

目前市場對顯示面板的分辨率和尺寸的要求呈多樣性的趨勢，為了避免資源浪費，可以采用將具有上述集成電路和柵極驅(qū)動電路的常規(guī)較大尺寸的顯示面板進(jìn)行切割來制成滿足用戶需求的較小尺寸的顯示面板。如將圖1所示顯示面板100沿切割線BB’進(jìn)行切割，可以形成新的顯示面板101。通常將原顯示面板切割后形成的新顯示面板上保留有原顯示面板上的集成電路和柵極驅(qū)動電路。

但是，在將原顯示面板進(jìn)行切割形成新顯示面板的過程中，原顯示面板中接收集成電路發(fā)送的初始觸發(fā)信號的第一級移位寄存單元往往被切掉，新顯示面板的柵極驅(qū)動電路中第一級移位寄存單元無法接收集成電路提供的觸發(fā)信號，導(dǎo)致切割后的新顯示面板無法正常工作。

技術(shù)實現(xiàn)要素：

鑒于現(xiàn)有技術(shù)存在的上述問題，期望提供一種即使將原顯示面板切割后，被切割后的與集成電路連接的顯示面板部分還能正常顯示的移位寄存單元及柵極驅(qū)動電路。為了實現(xiàn)上述一個或多個目的，本申請實施例提供了一種可切割移位寄存單元及包含其的柵極驅(qū)動電路。

第一方面，本申請實施例提供了一種可切割移位寄存單元，可切割移位寄存單元包括第一輸入模塊、第二輸入模塊和輸出模塊；第一輸入模塊、第二輸入模塊、第一時鐘信號端與第一電壓信號端均與與輸出模塊連接；第一輸入模塊包括第一輸入端、第二輸入端、第三輸入端；第一輸入端與第一信號線連接，第三輸入端與第二信號線連接；第一輸入模塊用于在第二輸入端與第一電壓信號線連接時，在第三輸入端的控制下，向輸出模塊提供第一電平信號，或者用于在第二輸入端與第一電壓信號線之間的連接斷開以及第三輸入端與第二信號線之間的連接斷開時，在第一輸入端的控制下，向輸出模塊輸出第一電平信號；輸出模塊用于在第一輸入模塊提供第一電平信號時將第一時鐘信號端輸入的信號傳遞至可切割移位寄存單元的輸出端；以及用于在第二輸入模塊提供第二電平信號時，將第一電壓信號端輸入的信號傳遞至移位寄存單元的輸出端。

第二方面，本申請實施例提供了一種柵極驅(qū)動電路，柵極驅(qū)動電路包括N個級聯(lián)的移位寄存單元，各移位寄存單元包括輸出端；N個級聯(lián)的移位寄存單元包括K個如上述的可切割移位寄存單元；柵極驅(qū)動電路包括第一信號線、第一電壓信號線，第一信號線用于傳輸觸發(fā)信號，第一電壓信號線用于傳輸?shù)谝浑妷盒盘?；各可切割移位寄存單元的第一輸入端與第一信號線連接，第二輸入端與第一電壓信號線連接，第二信號線與可切割移位寄存單元的上一級移位寄存單元的輸出端連接；其中，N≥2，1≤K≤N，且K，N為正整數(shù)；并且當(dāng)K＝1時，可切割移位寄存單元為第i級移位寄存單元，2≤i≤N。

本申請實施例提供的方案，通過對可移位寄存單元第一輸入模塊設(shè)置第一輸入端、第二輸入端、第三輸入端，可以實現(xiàn)在對顯示面板進(jìn)行切割前，在第三輸入端輸入的上一級移位寄存單元的輸出信號的控制下，第一輸入模塊向輸出模塊輸出第一電平信號，在對顯示面板進(jìn)行切割后，在第一輸入端輸入的信號的控制下，第一輸入模塊向輸出模塊輸出第一電平信號。從而使得在可切割移位寄存單元的信號輸入端與原顯示面板柵極驅(qū)動電路中的上一級移位寄存單元的信號輸出端之間的連接斷開后，可切割移位寄存單元可以接收集成電路發(fā)送的初始觸發(fā)信號線而正常工作。從而使得由原顯示面板被切割后形成的新顯示面板可以正常工作。

附圖說明

通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細(xì)描述，本申請的其它特征、目的和優(yōu)點將會變得更明顯：

圖1為現(xiàn)有顯示面板中柵極驅(qū)動電路、集成電路、柵極線的相對位置關(guān)系示意圖；

圖2為本申請實施例提供的可切割移位寄存單元的結(jié)構(gòu)示意圖；

圖3為圖2所示可切割移位寄存單元的一種電路結(jié)構(gòu)示意圖；

圖4為圖3所示可切割移位寄存單元第二輸入端與第一電壓信號線連接、第三輸入端與第二信號線連接時的工作時序圖；

圖5為圖3所示可切割移位寄存單元第二輸入端與第一電壓信號線之間連接斷開、第三輸入端與第二信號線之間連接斷開時的工作時序圖；

圖6為圖2所示可切割移位寄存單元的另一種電路結(jié)構(gòu)示意圖；

圖7為圖6所示可切割移位寄存單元第二輸入端與第一電壓信號線連接、第三輸入端與第二信號線連接時的工作時序圖；

圖8為圖6所示可切割移位寄存單元第二輸入端與第一電壓信號線之間連接斷開、第三輸入端與第二信號線之間連接斷開時的工作時序圖；

圖9為本申請實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖；

圖10為圖9所示第一移位寄存單元的電路結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施例對本申請作進(jìn)一步的詳細(xì)說明?？梢岳斫獾氖?，此處所描述的具體實施例僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細(xì)說明本申請。

本申請實施例中所涉及的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他相同特性的器件。另外本申請中所涉及的晶體管可以為N型晶體管，也可以為P型晶體管，下面以N型晶體管為例進(jìn)行說明，可以理解的是，本領(lǐng)域技術(shù)人員還可以在沒有做出創(chuàng)造性勞動的前提下采用P型晶體管來實現(xiàn)以下實施例。

請參考圖2，其示出了本申請實施例提供的可切割移位寄存單元的結(jié)構(gòu)示意圖。

圖2所示的可切割移位寄存單元200包括第一輸入模塊201、第二輸入模塊202和輸出模塊203。第一輸入模塊201、第二輸入模塊202、第一時鐘信號端CKB、第一電壓信號端Vo1均與輸出模塊203連接。第一輸入模塊201包括第一輸入端In1、第二輸入端In2、第三輸入端In3。第一輸入端In1與第一信號線STV連接，第三輸入端In3與第二信號線STV1連接。

此處，第一信號線STV上例如可以傳輸初始觸發(fā)信號，該初始觸發(fā)信號例如可以由向上述可切割移位寄存單元200所在的顯示面板提供顯示信號的集成電路生成。在未對顯示面板進(jìn)行切割時，顯示面板上的第一級移位寄存單元可以接收第一信號線STV上傳輸?shù)某跏加|發(fā)信號，并且生成第一級移位寄存單元的輸出信號以觸發(fā)第二級移位寄存單元。顯示面板中不為第一級的移位寄存單元均接收其上一級輸出的信號作為觸發(fā)信號，并且生成本級移位寄存單元的輸出信號以觸發(fā)下一級移位寄存單元。

第二信號線上STV1例如可以傳輸顯示面板上可切割移位寄存單元的上一級移位寄存單元所輸出的信號。也就是說，第二信號線STV1是在第一信號線STV上傳輸?shù)某跏加|發(fā)信號觸發(fā)第一級移位寄存單元工作后，由第一級移位寄存單元之后的至少一級移位寄存單元輸出的信號。

在未對顯示面板進(jìn)行切割時，可切割移位寄存單元200的第二輸入端In2與第一電壓信號線VGL連接，此時，第三輸入端In3與第二信號線STV1也保持連接，第二信號線STV1可以向第三輸入端In3傳輸觸發(fā)信號，第一輸入模塊201可以在第三輸入端In3的控制下，向輸出模塊203提供第一電平信號H。例如，當(dāng)?shù)诙盘柧€STV1向第三輸入端In3提供高電平信號時，第一輸入模塊201在第三輸入端的控制下，向輸出模塊203提供第一電平信號，第一電平信號例如可以為高電平信號。

在對顯示面板進(jìn)行切割后，第二輸入端In2與第一電壓信號線VGL之間的連接斷開時，第三輸入端In3與第二信號線STV1之間的連接也斷開，第一輸入模塊201可以在第一輸入端In1的控制下，向輸出模塊203提供第一電平信號H。例如，當(dāng)?shù)谝恍盘柧€STV向第一輸入端In1提供高電平信號時，第一輸入模塊201在第一輸入端In1的控制下，向輸出模塊203提供高電平信號。當(dāng)輸出模塊203接收到第一輸入模塊201向其提供的第一電平信號時，將上述第一時鐘信號端CKB輸入的信號傳遞至可切割移位寄存單元200的輸出端Gout。

當(dāng)輸出模塊203接收到第二輸入模塊202向其提供的第二電平信號時，將上述第一電壓信號端Vo1輸入的信號傳遞至可切割移位寄存單元200的輸出端Gout。第二電平信號例如可以為低電平信號。第一電壓信號端Vo1輸入的信號例如可以為低電位電壓信號。

本實施例提供的可切割移位寄存單元，通過對可移位寄存單元第一輸入模塊設(shè)置第一輸入端、第二輸入端、第三輸入端，可以實現(xiàn)在對顯示面板進(jìn)行切割前，在第三輸入端輸入的上一級移位寄存單元的輸出信號的控制下，第一輸入模塊向輸出模塊輸出第一電平信號，在對顯示面板進(jìn)行切割后，在第一輸入端輸入的信號的控制下，第一輸入模塊向輸出模塊輸出第一電平信號。從而使得在可切割移位寄存單元的信號輸入端與原顯示面板柵極驅(qū)動電路中的上一級移位寄存單元的信號輸出端之間的連接斷開后，可切割移位寄存單元可以接收集成電路發(fā)送的初始觸發(fā)信號線而正常工作。從而使得由原顯示面板被切割后形成的新顯示面板可以正常工作。

請參考圖3，其示出了圖2所示可切割移位寄存單元的一種電路結(jié)構(gòu)示意圖。

在圖3中，可切割移位寄存單元300的第一輸入模塊201包括第一晶體管S0、第二晶體管S1、第三晶體管T0。

其中，第一晶體管S0的柵極與第一輸入端In1連接；第一晶體管S0的第一極與第二輸入端In2連接；第一晶體管S0的第二極與第一輸入端In1連接。第二晶體管S1的柵極與第二輸入端In2連接，且第二晶體管S1的柵極與第一晶體管S0的第一極連接；第二晶體管S1的第一極與第一晶體管S0的第二極連接，且第二晶體管S1的第一極與第一晶體管S0的第二極連接；第二晶體管S1的第二極與第三晶體管T0的柵極連接。第三晶體管T0的柵極與第三輸入端In3連接，第三晶體管T0的第一極與第二電壓信號線VGH連接，第三晶體管T0的第二極與輸出模塊203連接；第二電壓信號線VGH例如可以傳輸恒定高電位電壓信號。也就是，第二晶體管S1的第二極以及第三輸入端In3均與第三晶體管T0的柵極連接。

在本實施例的一些可選實現(xiàn)方式中，第一輸入模塊201還包括第四晶體管S2。第四晶體管S2的柵極與第二電壓信號線VGH連接，第四晶體管S2的第一極與第一電壓信號線VGL連接，第四晶體管S2的第二極與第三晶體管T0的柵極連接?？汕懈钜莆患拇鎲卧?00加電工作時，第四晶體管S2常導(dǎo)通，可以向第三晶體管T0的柵極提供第三電平信號，第三電平信號的幅值P滿足如下關(guān)系：P＜|V_th|，其中V_th為第三晶體管T0的閾值電壓。可選的，第四晶體管S2的等效電阻高于第一晶體管S0的等效電阻，且第四晶體管S2的等效電阻高于第二晶體管S1的等效電阻。本實施例中，晶體管的柵極接高電位以使其工作在飽和狀態(tài)下，假設(shè)晶體管的第一極作為輸入端，晶體管的第二極作為輸出端，輸入端和輸出端之間的電壓降相當(dāng)于與串聯(lián)在輸入端和輸出端之間的具有一定阻值的電阻引起的電壓降。該具有一定阻值的電阻即為晶體管的等效電阻。具體地，第四晶體管S2的等效電阻R滿足：10KΩ≤R≤15KΩ。這樣，可以使得第三晶體管的第一極可以輸入第一電壓信號線上傳輸?shù)碾妷盒盘?，且可以向第三晶體管T0輸出第三電平，簡化了移位寄存單元的結(jié)構(gòu)。

在未對顯示面板進(jìn)行切割時，第二輸入端In2與第一電壓信號線VGL連接，此時，第三輸入端In3與第二信號線STV1通常也保持連接。第一電壓信號線VGL傳輸?shù)牡碗娢浑妷盒盘柺沟玫诙w管S1被截止，第二晶體管S1的第二極無信號輸出到第三晶體管T0的柵極。此時，第三晶體管T0的柵極只受第二信號線STV1上傳輸?shù)男盘柕挠绊?。例如，?dāng)?shù)诙盘柧€STV1上傳輸高電平信號時，高電平信號經(jīng)過第三輸入端In3輸入到第三晶體管T0的柵極，第三晶體管T0導(dǎo)通，第二電壓信號線VGH上傳輸?shù)碾妷盒盘柦?jīng)過第三晶體管T0的第一極傳輸?shù)降谌w管T0的第二極。當(dāng)?shù)诙盘柧€STV1上傳輸?shù)碗娖叫盘枙r，低電平信號經(jīng)過第三輸入端In3輸入到第三晶體管T0的柵極，第三晶體管T0管截止。

在對顯示面板進(jìn)行切割后，第二輸入端In2與第一電壓信號線VGL之間的連接斷開，且第三輸入端In3與第二信號線STV1之間的連接也斷開。此時，當(dāng)?shù)谝恍盘柧€STV上傳輸高電平信號時，第一輸入端In1將此高電平信號傳輸?shù)降谝痪w管S0的柵極，第一晶體管S0導(dǎo)通，因此，第一晶體管S0的第一極上輸入的高電平信號被傳輸?shù)降谝痪w管S0的第二極上；第一晶體管S0的第二極傳輸高電平信號至第二晶體管S1的柵極上；第二晶體管S1導(dǎo)通，高電平信號由第二晶體管S1的第一極傳輸?shù)降诙w管S1的第二極，由第二晶體管S1的第二極將高電平信號傳輸?shù)降谌w管T0的柵極；第三晶體T0管導(dǎo)通，第二電壓信號線VGH上傳輸?shù)碾妷盒盘柦?jīng)過第三晶體管T0的第一極傳輸?shù)降谌w管T0的第二極。第一信號線STV上傳輸?shù)碗娖叫盘枙r，第一輸入端In1將此低電平信號傳輸?shù)降谝痪w管S0的柵極，第一晶體管S0截止。第四晶體管S2第二電極上的第三電平信號被傳輸?shù)降谌w管T0的柵極，使得第三晶體管T0截止。

在本實施例的一些可選實現(xiàn)方式中，第二輸入模塊202例如可以包括第四輸入端In4。第二輸入模塊202用于在第四輸入端In4的控制下，向輸出模塊203輸出第二電平信號L。進(jìn)一步可選地，第二輸入模塊202可以包括第五晶體管T1，其中，第五晶體管T1的柵極與第四輸入端In4連接；第五晶體管T1的第一極與第一電壓信號線VGL連接；第五晶體管T1的第二極與輸出模塊203連接。

在本實施例中，輸出模塊203包括輸入端PU。輸入端PU與第一輸入模塊201及第二輸入模塊202連接以接收第一輸入模塊201和第二輸入模塊202提供的信號。

在本實施例中，輸出模塊203例如可以包括第六晶體管T2、第七晶體管T3、第八晶體管T4、第九晶體管T5、第十晶體管T6、第十一晶體管T7、第十二晶體管T8、第一電容C1、第二電容C2。

第六晶體管T2的柵極與輸入端PU連接，第六晶體管的第一極與第一時鐘信號端CKB連接，第六晶體管的第二極與可切割移位寄存單元300的輸出端Gout連接。

第一電容C1的第一電極與輸出模塊203的輸入端連接，第一電容C1的第二電極與可切割移位寄存單元300的輸出端Gout連接。

第二電容C2的第一電極與第一時鐘信號端CKB連接。

第七晶體管T3的柵極與第二電容C2的第二電極連接，第一極與第一電壓信號線VGL連接，第二極與輸入端PU連接。

第八晶體管T4的柵極與輸入端PU連接，第一極與第一電壓信號線VGL連接，第二極與第二電容C2的第二電極連接。

第九晶體管T5的柵極與第二電容C2的第二電極連接，第一極與第一電壓信號線VGL連接，第二極與可切割移位寄存單元300的輸出端Gout連接。

第十晶體管T6的柵極與第二時鐘信號端CK連接，第一極與第一電壓信號線VGL連接，第二極與可切割移位寄存單元300的輸出端Gout連接。

第十一晶體管T7的柵極與復(fù)位信號端Reset連接，第一極與第一電壓信號線VGL連接，第二極與可切割移位寄存單元的輸出端Gout連接。

第十二晶體管T8的柵極與復(fù)位信號端Reset連接，第一極與第一電壓信號線VGL連接，第二極與輸入端PU連接。

請參考圖4，其示出了圖3所示可切割移位寄存單元第二輸入端與第一電壓信號線連接、第三輸入端與第二信號線連接時的工作時序圖，也即示出了包含可切割移位寄存單元300的顯示面板在切割前的工作時序圖。其中示出了第三輸入端IN3、第一時鐘信號輸入端CKB、第二時鐘信號輸入端CK、第四輸入端In4輸入的信號，第一電壓信號線VGL、第二電壓信號線VGH上傳輸?shù)男盘?，輸出模塊203的輸入端PU輸入的信號、可切割移位寄存單元的輸出端Gout輸出的信號。

在第一階段P1，第三輸入端In3輸入高電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第一輸入模塊201在第三輸入端In3輸入信號的控制下，向輸出模塊203的輸入端PU輸入高電平信號。輸出模塊203的輸入端對第一電容C1充電。輸出模塊將第一時鐘信號端CKB輸入的低電平信號傳輸至可移位寄存單元300的輸出端Gout。此時，可切割移位寄存單元300的輸出端Gout輸出低電平信號。

在第二階段P2，第三輸入端In3輸入低電平信號，第一時鐘信號輸入端CKB輸入高電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號PU為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第一輸入模塊201和第二輸入模塊202均無信號輸出至輸出模塊203上。由于在第一階段P1，輸入端PU對第一電容C1充電。此時，由于第三輸入端In3輸入低電平信號，在第一電容C1的作用下，輸出模塊203將第一時鐘信號端CKB輸入的高電平信號傳輸至可移位寄存單元的輸入出端Gout?？汕懈钜莆患拇鎲卧?00的輸出端Gout輸出高電平信號。

在第三階段P3，第三輸入端In3輸入低電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入高電平信號，第四輸入端In4輸入高電平信號，輸出模塊203的輸入端PU所輸入的信號為低電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第二輸入模塊202向輸出模塊203的輸入端PU輸入低電平信號，輸出模塊203在輸入端輸入低電平信號的作用下，將第一電壓信號端Vo1輸入的低電位電壓信號傳輸至移位寄存單元的輸出端Gout?？汕懈钜莆患拇鎲卧?00的輸出端Gout輸出低電平信號。

請參考圖5，其示出了圖3所示可切割移位寄存單元第二輸入端與電壓信號線之間連接斷開、第三輸入端與第二信號線之間連接斷開時的工作時序圖，也即示出了包含可切割移位寄存單元300的顯示面板在將可切割移位寄存單元與其上一級移位寄存單元之間的連接切割斷開后的工作時序圖。其中示出了第一輸入端IN1、第一時鐘信號輸入端CKB、第二時鐘信號輸入端CK、第四輸入端In4輸入的信號，第一電壓信號線VGL第二電壓信號線VGH上傳輸?shù)男盘?，輸出模塊203的輸入端PU所輸入的信號、可切割移位寄存單元的輸出端Gout輸出的信號。

在第一節(jié)階段P1’，第一輸入端In1輸入高電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第一輸入模塊201在第一輸入端In1輸入信號的控制下，向輸出模塊203的輸入端PU輸入高電平信號。輸出模塊203的輸入端PU對第一電容C1充電。輸出模塊203將第一時鐘信號端CKB輸入的低電平信號傳輸至可移位寄存單元300的輸出端Gout。此時，可切割移位寄存單元300的輸出端Gout輸出低電平信號。

在第二階段P2’，第一輸入端In1輸入低電平信號，第一時鐘信號輸入端CKB輸入高電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第一輸入模塊201和第二輸入模塊202均無信號輸出至輸出模塊203上。由于在第一階段P1，輸入端PU對第一電容C1充電。此時，在第一電容C1的作用下，輸出模塊203將第一時鐘信號端CKB輸入的高電平信號傳輸至可移位寄存單元的輸入出端Gout?？汕懈钜莆患拇鎲卧?00的輸出端Gout輸出高電平信號。

在第三階段P3，第一輸入端In1輸入低電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入高電平信號，第四輸入端In4輸入高電平信號，輸出模塊203的輸入端PU所輸入的信號為低電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第二輸入模塊202向輸出模塊203的輸入端PU輸入低電平信號，輸出模塊203在輸入端PU輸入低電平信號的作用下，將第一電壓信號端Vo1輸入的低電位電壓信號傳輸至移位寄存單元的輸出端Gout?？汕懈钜莆患拇鎲卧?00的輸出端Gout輸出低電平信號。

本申請實施例提供的可切割移位寄存單元，在對顯示面板切割后，第三輸入端與第二信號線的連接斷開，在第一輸入端的控制下，第二晶體管的第二極向第三晶體管的柵極輸出第一電平信號，使得第一輸入模塊向輸出模塊輸入第一電平信號。從而在對顯示面板切割后，可切割移位寄存單元仍然可以正常工作。

請繼續(xù)參考圖6，其示出了圖3所示可切割移位寄存單元的另一種電路結(jié)構(gòu)示意圖。

與圖3所示的實施例相比，圖6所示的可切割移位寄存單元400，同樣包括第一輸入模塊201和第二輸入模塊202以及輸出模塊203。其中，第二輸入模塊202和輸出模塊203與圖3所示實施例相同。第一輸入模塊201也包括第一晶體管S0、第二晶體管S1、第三晶體管T0與第四晶體管S2。與圖3所示的實施例不同之處在于，圖6所示的實施例中第一輸入模塊201中的第二晶體管S1的第二極直接與輸出模塊203連接，而不再與第三晶體管T0的柵極連接。

下面，將重點描述圖6所示實施例與圖3所示實施例的不同的第一輸入模塊，而不再贅述圖6所示實施例與圖3所示實施例的相同的第二輸入模塊和輸出模塊。

在圖6中，第一輸入模塊201包括第一晶體管S0、第二晶體管S1、第三晶體管T0。第一晶體管S0的柵極與第一輸入端In1連接；第一晶體管S0的第一極與第二輸入端In2連接；第一晶體管S0的第二極與第一輸入端In1連接。第二晶體管S1的柵極與第二輸入端In2連接，且第二晶體管S1的柵極與第一晶體管S0的第一極連接；第二晶體管S1的第一極與第一晶體管S0的第二極連接，且第二晶體管的第一極與第一晶體管S0的第二極連接；第二晶體管S1的第二極與輸出模塊203連接。第三晶體管T0的柵極與第三輸入端STV1連接，第三晶體管T0的第一極與第二電壓信號線VGH連接，第三晶體管T0的第二極與第二晶體管S1的第二極連接。

在本實施例中，在對顯示面板切割前，第三輸入端In3與第二信號線STV1之間保持連接，第二輸入端In2與第一電壓信號線VGL之間也保持連接。第三晶體管T0受第三輸入端In3輸入的信號的控制。例如，當(dāng)?shù)谌斎攵薎n3輸入高電平信號時，第三輸入端In3將高電平信號傳輸?shù)降谌w管T0的柵極，第三晶體管T0導(dǎo)通，第二電壓信號線VGH上的高電平信號由第三晶體管T0的第一極傳輸?shù)降谌w管T0的第二極。

在對顯示面板切割后，第三輸入端In3與第二信號線STV1之間的連接斷開，且第一電壓信號線VGL與第二輸入端In2之間的連接也斷開，第三晶體管T0的柵極輸入第四晶體管S2的第二極所輸出的信號，由于第四晶體管S2為常導(dǎo)通晶體管，且第四晶體管S2的第一極與第一電壓信號線VGL連接，同上述實施例中第四晶體管S2具有較大的等效電阻，第四晶體管S2的第二極向第三晶體管T0輸出第三電平信號，第三電平信號使得第三晶體管T0截止。此時，由第二晶體管S1向輸出模塊203傳輸高電平信號。

請參考圖7，其示出了圖6所示可切割移位寄存單元第二輸入端與第一電壓信號線連接、第三輸入端與第二信號線連接時的工作時序圖，也即示出了包含可切割移位寄存單元400的顯示面板在切割前的工作時序圖。

在第一階段P1”，第三輸入端In3輸入高電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號.第一輸入模塊201在第三輸入端In3輸入信號的控制下，向輸出模塊203的輸入端PU輸入高電平信號。輸出模塊203的輸入端PU對第一電容C1充電。輸出模塊203將第一時鐘信號端CKB輸入的低電平信號傳輸至可移位寄存單元400的輸出端Gout。移位寄存單元400的輸出端Gout輸出低電平信號。

在第二階段P2”，第三輸入端In3輸入低電平信號，第一時鐘信號輸入端CKB輸入高電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘枴⒌诙妷盒盘柧€VGH傳輸高電平電壓信號。第一輸入模塊201和第二輸入模塊202均無信號輸出至輸出模塊203上。由于在第一階段P1，輸入端PU對第一電容C1充電。此時，由于第三輸入端In3輸入低電平信號，在第一電容C1的作用下，輸出模塊203將第一時鐘信號端CKB輸入的高電平信號傳輸至可移位寄存單元400的輸入出端Gout。可切割移位寄存單元400的輸出端Gout輸出高電平信號。

在第三階段P3”，第三輸入端In3輸入低電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入高電平信號，第四輸入端In4輸入高電平信號，輸出模塊203的輸入端PU所輸入的信號為低電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第二輸入模塊202向輸出模塊203的輸入端PU輸入低電平信號，輸出模塊203在輸入端PU輸入低電平信號的作用下，將第一電壓信號端Vo1輸入的低電位電壓信號傳輸至移位寄存單元400的輸出端Gout?？汕懈钜莆患拇鎲卧?00的輸出端Gout輸出低電平信號。

請繼續(xù)參考圖8，其示出了圖6所示可切割移位寄存單元第二輸入端與第一電壓信號線之間連接斷開、第三輸入端與第二信號線之間連接斷開時的工作時序圖，也即示出了包含可切割移位寄存單元400的顯示面板在將可切割移位寄存單元與其上一級移位寄存單元之間的連接切割斷開后的工作時序圖。

在第一階段P1’”，第一輸入端In1輸入高電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘枴⒌诙妷盒盘柧€VGH傳輸高電平電壓信號。第一輸入模塊201在第一輸入端In1輸入信號的控制下，向輸出模塊203的輸入端PU輸入高電平信號。輸出模塊203的輸入端PU對第一電容C1充電。輸出模塊203將第一時鐘信號端CKB輸入的低電平信號傳輸至可移位寄存單元300的輸出端Gout?？汕懈钜莆患拇鎲卧妮敵龆薌out輸出低電平信號。

在第二階段P2”，第一輸入端In1輸入低電平信號，第一時鐘信號輸入端CKB輸入高電平信號，第二時鐘信號輸入端CK輸入低電平信號，第四輸入端In4輸入低電平信號，輸出模塊203的輸入端PU所輸入的信號為高電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘?、第二電壓信號線VGH傳輸高電平電壓信號。第一輸入模塊201和第二輸入模塊202均無信號輸出至輸出模塊203上。由于在第一階段P1，輸入端PU對第一電容C1充電。此時，在第一電容C1的作用下，輸出模塊203將第一時鐘信號端CKB輸入的高電平信號傳輸至可移位寄存單元的輸入出端Gout?？汕懈钜莆患拇鎲卧妮敵龆薌out輸出高電平信號。

在第三階段P3”，第一輸入端In1輸入低電平信號，第一時鐘信號輸入端CKB輸入低電平信號，第二時鐘信號輸入端CK輸入高電平信號，第四輸入端In4輸入高電平信號，輸出模塊203的輸入端PU所輸入的信號為低電平信號，第一電壓信號線VGL傳輸?shù)碗娖诫妷盒盘枴⒌诙妷盒盘柧€VGH傳輸高電平電壓信號。第二輸入模塊202向輸出模塊203的輸入端PU輸入低電平信號，輸出模塊203在輸入端PU輸入低電平信號的作用下，將第一電壓信號端Vo1輸入的低電位電壓信號傳輸至移位寄存單元的輸出端Gout?？汕懈钜莆患拇鎲卧妮敵龆薌out輸出低電平信號。

在本實施例中，由于將第四晶體管的輸出端直接與第三晶體管的柵極連接，在對顯示面板切割后，第三輸入端與第二信號線之間的連接被斷開，在第一輸入端的控制下，由第二晶體管的第二極直接向輸出模塊的輸入端輸出第一電平信號，從而使得可切割移位寄存單元能夠正常工作。

請繼續(xù)參考圖9，其示出了本申請實施例提供的柵極驅(qū)動電路的結(jié)構(gòu)示意圖。

如圖9所示，柵極驅(qū)動電路900包括N個級聯(lián)的移位寄存單元，各個移位寄存單元包括輸出端Gout。N個級聯(lián)的移位寄存單元中例如包括K個如圖3所示實施例或圖6所示實施例中的可切割移位寄存單元901。其中，N≥2，1≤K≤N，且K，N為正整數(shù)；并且當(dāng)K＝1時，可切割移位寄存單元901為第i級移位寄存單元，2≤i≤N。

進(jìn)一步地，當(dāng)K>1時，柵極驅(qū)動電路900中包含兩個以上的上述可切割移位寄存單元?？梢岳斫?，可切割移位寄存單元在柵極驅(qū)動電路900中的位置可以根據(jù)需求進(jìn)行設(shè)計，例如若切割前的顯示面板為12英寸面板，將可切割移位寄存單元設(shè)計在9英寸顯示面板對應(yīng)的位置，則可以在該可切割移位寄存單元處進(jìn)行切割并得到可以正常顯示的9英寸顯示面板。

通常顯示面板的制作包含比較復(fù)雜和高成本的工藝，例如其中形成顯示面板上的電路結(jié)構(gòu)的掩膜板的工藝造價較高，不同尺寸的顯示面板所采用的掩膜板不相同。采用包含上述可切割移位寄存單元的柵極驅(qū)動電路，可以在不切換掩膜板的前提下利用切割制作出多種不同尺寸的顯示面板，提升了顯示面板的利用率，降低了制作成本。

柵極驅(qū)動電路900還包括第一信號線STV’、第一電壓信號線VGL’。其中，第一信號線STV’用于傳輸初始觸發(fā)信號；第一電壓信號線VGL’用于傳輸?shù)谝浑妷盒盘?，第一電壓信號例如可以為恒定低電位電壓信號?/p>

各個可切割移位寄存單元901的第一輸入端In1與第一信號線STV’連接，第二輸入端In2與第一電壓信號線VGL’連接；第三輸入端In3與第二信號線STV1’連接；第四輸入端In4與傳輸終止觸發(fā)信號的信號線(圖中未示出)連接。第二信號線STV1’與可切割移位寄存單元901的上一級移位寄存單元的輸出端Gout連接。

在實施例的一些可選實現(xiàn)方式中，柵極驅(qū)動電路900的N個級聯(lián)的移位寄存單元還包括N-K個第一移位寄存單元902。每一個第一移位寄存單元902包括觸發(fā)信號端ST。當(dāng)?shù)谝灰莆患拇鎲卧?02為第一級移位寄存單元時，第一級移位寄存單元的觸發(fā)信號端ST與第一信號線STV’連接。第二至第N級移位寄存單元中的第一移位寄存單元的觸發(fā)信號端ST與其上一級移位寄存單元的輸出端Gout連接。

請參考圖10，其示出了圖9所示第一移位寄存單元902的電路結(jié)構(gòu)示意圖。

如圖10所示，第一移位寄存單元902包括第三輸入模塊91、第四輸入模塊92以及第一輸出模塊93。

第三輸入模91塊包括第十三晶體管T9，當(dāng)?shù)谝患壱莆患拇鎲卧獮榈谝灰莆患拇鎲卧?02時，第一級移位寄存單元902的第十三晶體管T9的柵極與觸發(fā)信號端ST連接，觸發(fā)信號端ST與第一信號線STV’連接；在第二至第N級移位寄存單元中，各第一移位寄存單元902的第十三晶體管T9的柵極與第二信號線STV1’連接，第十三晶體管T9的第一極與第二電壓信號線VGH’連接，第十三晶體管T9的第二極與第一輸出模塊93連接。

第四輸入模塊92包括第十四晶體管T10，第十四晶體管T10的柵極與第三信號線L1連接，第十四晶體管T10的第一極與第一電壓信號線VGL連接，第十四晶體管T10的第二極與第十三晶體管T0的第二極連接。

第一輸出模塊93與圖3所示可切割移位寄存單元300的輸出模塊203或圖6所示可切割移位寄存單元400的輸出模塊203相同，此處不贅述。

需要說明的是，圖10僅示出了一種可選的第一移位寄存單元的電路結(jié)構(gòu)，在本申請的其他實施例中，第一移位寄存單元可以具有與現(xiàn)有的移位寄存單元類似的電路結(jié)構(gòu)，本申請對此不作特殊限定。

本實施例提供的柵極驅(qū)動電路，由于在N個級聯(lián)的移位寄存單元設(shè)置可切割移位寄存單元，當(dāng)包含該柵極驅(qū)動電路的顯示面板被切割而形成新顯示面板時，當(dāng)新顯示面板的第一級移位寄存單元為可切割移位寄存單元時，新顯示面板上的柵極驅(qū)動電路可以正常工作，從而新顯示面板可以正常顯示。

以上描述僅為本申請的較佳實施例以及對所運用技術(shù)原理的說明。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，本申請中所涉及的發(fā)明范圍，并不限于上述技術(shù)特征的特定組合而成的技術(shù)方案，同時也應(yīng)涵蓋在不脫離所述發(fā)明構(gòu)思的情況下，由上述技術(shù)特征或其等同特征進(jìn)行任意組合而形成的其它技術(shù)方案。例如上述特征與本申請中公開的(但不限于)具有類似功能的技術(shù)特征進(jìn)行互相替換而形成的技術(shù)方案。