1.一種可切割移位寄存單元，其特征在于，所述可切割移位寄存單元包括第一輸入模塊、第二輸入模塊和輸出模塊；
所述第一輸入模塊、所述第二輸入模塊、第一時鐘信號端與第一電壓信號端均與所述輸出模塊連接；
所述第一輸入模塊包括第一輸入端、第二輸入端、第三輸入端；所述第一輸入端與第一信號線連接，所述第三輸入端與第二信號線連接；
所述第一輸入模塊用于在所述第二輸入端與第一電壓信號線連接時，在所述第三輸入端的控制下，向所述輸出模塊提供第一電平信號，或者
用于在所述第二輸入端與所述第一電壓信號線之間的連接斷開以及所述第三輸入端與所述第二信號線之間的連接斷開時，在所述第一輸入端的控制下，向所述輸出模塊輸出第一電平信號；
所述輸出模塊用于在所述第一輸入模塊提供第一電平信號時將所述第一時鐘信號端輸入的信號傳遞至所述可切割移位寄存單元的輸出端；以及
用于在所述第二輸入模塊提供第二電平信號時，將所述第一電壓信號端輸入的信號傳遞至所述移位寄存單元的輸出端。
2.根據權利要求1所述的可切割移位寄存單元，其特征在于，所述第一輸入模塊包括第一晶體管、第二晶體管、第三晶體管；
所述第一晶體管的柵極與所述第一輸入端連接，所述第一晶體管的第一極與所述第二輸入端連接，所述第一晶體管的第二極與所述第一輸入端連接；
所述第二晶體管的柵極與所述第二輸入端連接，所述第二晶體管的第一極與所述第一晶體管的第二極連接，所述第二晶體管的第二極與所述第三晶體管的柵極連接；
所述第三晶體管的柵極與所述第三輸入端連接，所述第三晶體管的第一極與第二電壓信號線連接，所述第三晶體管的第二極與所述輸出模塊連接。
3.根據權利要求2所述的可切割移位寄存單元，其特征在于，所述第一輸入模塊還包括第四晶體管；
所述第四晶體管的柵極與所述第二電壓信號線連接，所述第四晶體管的第一極與所述第一電壓信號線連接，所述第四晶體管的第二極與所述第三晶體管的柵極連接。
4.根據權利要求1所述的可切割移位寄存單元，其特征在于，
所述第一輸入模塊包括第一晶體管、第二晶體管、第三晶體管；
所述第一晶體管的柵極與所述第一輸入端連接，所述第一晶體管的第一極與所述第二輸入端連接，所述第一晶體管的第二極與所述第一輸入端連接；
所述第二晶體管的柵極與所述第二輸入端連接，所述第二晶體管的第一極與所述第一晶體管的第二極連接，所述第二晶體管的第二極與所述輸出模塊連接；
所述第三晶體管的柵極與所述第三輸入端連接，所述第三晶體管的第一極與第二電壓信號線連接，所述第三晶體管的第二極與所述第二晶體管的第二極連接。
5.根據權利要求4所述的可切割移位寄存單元，其特征在于，所述第一輸入模塊還包括第四晶體管，
所述第四晶體管的柵極與所述第二電壓信號線連接，所述第四晶體管的第一極與所述第一電壓信號線連接，所述第四晶體管的第二極與所述第三晶體管的柵極連接。
6.根據權利要求3或5所述的可切割移位寄存單元，其特征在于，所述第四晶體管向所述第三晶體管的柵極提供第三電平信號，所述第三電平信號的幅值P滿足如下關系：
P＜∣Vth∣，其中，Vth為第三晶體管的閾值電壓。
7.根據權利要求2-5任意一項所述的可切割移位寄存單元，其特征在于，所述第一電壓信號線用于傳輸第一電壓信號，所述第二電壓信號線用于傳輸第二電壓信號；
所述第二電壓信號的電壓值高于所述第一電壓信號的電壓值。
8.根據權利要求3或5所述的可切割移位寄存單元，其特征在于，
所述第二輸入模塊包括第四輸入端；
所述第二輸入模塊用于在所述第四輸入端的控制下，向所述輸出模塊輸出第二電平信號。
9.根據權利要求8所述的可切割移位寄存單元，其特征在于，所述第二輸入模塊包括第五晶體管；
所述第五晶體管的柵極與所述第四輸入端連接，所述第五晶體管的第一極與所述第一電壓信號線連接；
所述第五晶體管的第二極與所述輸出模塊連接。
10.根據權利要求8所述的可切割移位寄存單元，其特征在于，
所述輸出模塊包括輸入端，所述輸入端與所述第一輸入模塊及所述第二輸入模塊連接；
所述輸出模塊包括第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第一電容、第二電容；
所述第六晶體管的柵極與所述輸入端連接，所述第六晶體管的第一極與所述第一時鐘信號端連接，所述第六晶體管的第二極與所述可切割移位寄存單元的輸出端連接；
所述第一電容的第一電極與所述輸出模塊的輸入端連接，所述第一電容的第二電極與所述可切割移位寄存單元的輸出端連接；
所述第二電容的第一電極與所述第一時鐘信號端連接；
所述第七晶體管的柵極與所述第二電容的第二電極連接，第一極與所述第一電壓信號線連接，第二極與所述輸入端連接；
所述第八晶體管的柵極與所述輸入端連接，第一極與所述第一電壓信號線連接，第二極與所述第二電容的第二電極連接；
所述第九晶體管的柵極與所述第二電容的第二電極連接，第一極與所述第一電壓信號線連接，第二極與所述可切割移位寄存單元的輸出端連接；
所述第十晶體管的柵極與第二時鐘信號端連接，第一極與所述第一電壓信號線連接，第二極與所述可切割移位寄存單元的輸出端連接；
所述第十一晶體管的柵極與復位信號端連接，第一極與所述第一電壓信號線連接，第二極與所述可切割移位寄存單元的輸出端連接；
所述第十二晶體管的柵極與所述復位信號端連接，第一極與所述第一電壓信號線連接，第二極與所述輸入端連接。
11.根據權利要求3或5所述的可切割移位寄存單元，其特征在于，所述第四晶體管的等效電阻高于所述第一晶體管的等效電阻且所述第四晶體管的等效電阻高于所述第二晶體管的等效電阻。
12.根據權利要求11所述的可切割移位寄存單元，其特征在于，所述第四晶體管的等效電阻R滿足：10KΩ≤R≤15KΩ。
13.一種柵極驅動電路，其特征在于，所述柵極驅動電路包括N個級聯的移位寄存單元，各所述移位寄存單元包括輸出端；所述N個級聯的移位寄存單元包括K個如權利要求1-12任意一項所述的可切割移位寄存單元；
所述柵極驅動電路包括所述第一信號線、所述第一電壓信號線，所述第一信號線用于傳輸觸發(fā)信號，所述第一電壓信號線用于傳輸第一電壓信號；
各所述可切割移位寄存單元的第一輸入端與所述第一信號線連接，所述第二輸入端與所述第一電壓信號線連接，所述第二信號線與所述可切割移位寄存單元的上一級移位寄存單元的輸出端連接；
其中，N≥2，1≤K≤N，且K，N為正整數；并且
當K＝1時，所述可切割移位寄存單元為第i級所述移位寄存單元，2≤i≤N。
14.根據權利要求13所述的柵極驅動電路，其特征在于，
所述N個級聯的移位寄存單元還包括N-K個第一移位寄存單元；
所述第一移位寄存單元包括第三輸入模塊、第四輸入模塊以及第一輸出模塊；
其中所述第一輸出模塊與所述可切割移位寄存單元的輸出模塊相同；
所述第三輸入模塊包括第十三晶體管，當第一級移位寄存單元為所述第一移位寄存單元時，所述第一級移位寄存單元的第十三晶體管的柵極與所述第一信號線連接；在第二至第N級所述移位寄存單元中，各所述第一移位寄存單元的所述第十三晶體管的柵極與所述第二信號線連接，所述第十三晶體管的第一極與所述第二電壓信號線連接，所述第十三晶體管的第二極與所述第一輸出模塊連接；
所述第四輸入模塊包括第十四晶體管，所述第十四晶體管的柵極與第三信號線連接，所述第十四晶體管的第一極與所述第一電壓信號線連接，所述第十四晶體管的第二極與所述第十三晶體管的第二極連接。