1.一種移位寄存器，包括輸入模塊、保持模塊、選擇輸出模塊、第一輸出模塊、第二輸出模塊以及第三輸出模塊，
其中，所述輸入模塊被配置為根據(jù)來自輸入端的起始信號、來自第一時鐘信號端的第一時鐘信號和來自第一電壓端的第一電壓來控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓；
所述保持模塊被配置為用于保持所述第一和第二節(jié)點(diǎn)的電壓，以及所述第一和第二輸出模塊的輸出信號；
所述選擇輸出模塊被配置為選擇所述第一輸出模塊和/或所述第二輸出模塊來輸出掃描信號，并根據(jù)所述第二節(jié)點(diǎn)的電壓來控制第三節(jié)點(diǎn)和/或第四節(jié)點(diǎn)的電壓；
所述第一輸出模塊被配置為根據(jù)所述第一節(jié)點(diǎn)和第三節(jié)點(diǎn)的電壓，從第一輸出端輸出第一輸出信號；
所述第二輸出模塊被配置為根據(jù)所述第一節(jié)點(diǎn)和第四節(jié)點(diǎn)的電壓從第二輸出端輸出第二輸出信號；
所述第三輸出模塊被配置為根據(jù)所述第二時鐘信號和所述第二節(jié)點(diǎn)的電壓從第三輸出端輸出第三輸出信號。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述輸入模塊包括第一晶體管、第二晶體管和第三晶體管，
其中所述第一晶體管的控制極耦接所述第一時鐘信號端，所述第一晶體管的第一極耦接輸入端，所述第一晶體管的第二極耦接所述第二節(jié)點(diǎn)；
所述第二晶體管的控制極耦接所述第一時鐘信號端，所述第二晶體管的第一極耦接第一電壓端，所述第二晶體管的第二極耦接所述第一節(jié)點(diǎn)；
所述第三晶體管的控制極耦接所述第二節(jié)點(diǎn)，所述第三晶體管的第一極耦接所述第一時鐘信號端，所述第三晶體管的第二極耦接所述第一節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述保持模塊包括第一電容器、第二電容器、第三電容器、第四晶體管和第五晶體管，
所述第一電容器的第一端耦接所述第一節(jié)點(diǎn)，所述第一電容器的第二端耦接所述第二電壓端；
所述第二電容器的第一端耦接所述第二節(jié)點(diǎn)，所述第二電容器的第二端耦接所述第一輸出端；
所述第三電容器的第一端耦接所述第二節(jié)點(diǎn)，所述第三電容器的第二端耦接所述第二輸出端；
所述第四晶體管的控制極耦接所述第一節(jié)點(diǎn)，所述第四晶體管的第一極耦接所述第二電壓端，所述第四晶體管的第二極耦接所述第五晶體管的第一極；
所述第五晶體管的控制極耦接所述第二時鐘信號端，所述第五晶體管的第二極耦接所述第二節(jié)點(diǎn)。
4.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述選擇輸出模塊包括第六晶體管、第七晶體管、第八晶體管和第九晶體管，
所述第六晶體管的控制極耦接所述第一選擇信號，所述第六晶體管的第一極耦接所述第二節(jié)點(diǎn)，所述第六晶體管的第二極耦接所述第三節(jié)點(diǎn)；
所述第七晶體管的控制極耦接所述第二選擇信號，所述第七晶體管的第一極耦接所述第二電壓端，所述第七晶體管的第二極耦接所述第三節(jié)點(diǎn)；
所述第八晶體管的控制極耦接所述第三選擇信號，所述第八晶體管的第一極耦接所述第二節(jié)點(diǎn)，所述第八晶體管的第二極耦接所述第四節(jié)點(diǎn)；
所述第九晶體管的控制極耦接所述第四選擇信號，所述第九晶體管的第一極耦接所述第二電壓端，所述第九晶體管的第二極耦接所述第四節(jié)點(diǎn)。
5.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述第一輸出模塊包括第十晶體管和第十一晶體管，
所述第十晶體管的控制極耦接所述第一節(jié)點(diǎn)，所述第十晶體管的第一極耦接所述第二電壓端，所述第十晶體管的第二極耦接所述第一輸出端；
所述第十一晶體管的控制極耦接所述第三節(jié)點(diǎn)，所述第十一晶體管的第一極耦接所述第二時鐘信號端，所述第十一晶體管的第二極耦接所述第一輸出端。
6.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述第二輸出模塊包括第十二晶體管和第十三晶體管，
所述第十二晶體管的控制極耦接所述第一節(jié)點(diǎn)，所述第十二晶體管的第一極耦接所述第二電壓端，所述第十二晶體管的第二極耦接所述第二輸出端；
所述第十三晶體管的控制極耦接所述第四節(jié)點(diǎn)，所述第十三晶體管的第一極耦接所述第二時鐘信號端，所述第十三晶體管的第二極耦接所述第二輸出端。
7.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述第三輸出模塊包括第十四晶體管和第十五晶體管，
其中所述第十四晶體管的控制極耦接所述第二時鐘信號端，所述第十四晶體管的第一極耦接所述第二節(jié)點(diǎn)，所述第十四晶體管的第二極耦接所述第三輸出端；
所述第十五晶體管的控制極耦接所述第二節(jié)點(diǎn)，所述第十五晶體管的第一極耦接所述第二時鐘信號端，所述第十五晶體管的第二極耦接所述第三輸出端。
8.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述第一時鐘信號的占空比大于1/2，所述第二時鐘信號與所述第一時鐘信號相差半個周期。
9.一種驅(qū)動如權(quán)利要求1所述的移位寄存器的驅(qū)動方法，包括：
在第一時間段，通過輸入模塊控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓，以控制第一和第二輸出模塊的輸出，以及根據(jù)所述第二節(jié)點(diǎn)的電壓和第二時鐘信號控制第三輸出模塊的輸出；
在第二時間段，通過保持模塊保持所述第二節(jié)點(diǎn)的電壓，在所述輸入模塊的控制下反相所述第一節(jié)點(diǎn)的電壓，通過選擇輸出模塊來控制第三節(jié)點(diǎn)和第四節(jié)點(diǎn)的電壓，以分別控制第一輸出模塊和第二輸出模塊的輸出；
在第三時間段，通過輸入模塊控制第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電壓，以控制第一和第二輸出模塊的輸出；
在第四時間段，保持所述第一和第二節(jié)點(diǎn)的電壓，由所述第一節(jié)點(diǎn)的電壓控制第一和第二輸出模塊的輸出。
10.根據(jù)權(quán)利要求9所述的方法，其中，在第二時間段，在通過控制所述第三節(jié)點(diǎn)的電壓而打開所述第二時鐘信號到所述第一輸出模塊的通路的情況下，從所述第一輸出模塊輸出所述第二時鐘信號；在通過控制所述第三節(jié)點(diǎn)的電壓而關(guān)閉所述第二時鐘信號到所述第一輸出模塊的通路的情況下，通過所述保持模塊保持所述第一輸出模塊的輸出。
11.根據(jù)權(quán)利要求9所述的方法，其中，在第二時間段，在通過控制所述第四節(jié)點(diǎn)的電壓而打開所述第二時鐘信號到所述第二輸出模塊的通路的情況下，從所述第二輸出模塊輸出所述第二時鐘信號；在通過控制所述第四節(jié)點(diǎn)的電壓而關(guān)閉所述第二時鐘信號到所述第二輸出模塊的通路的情況下，通過所述保持模塊保持所述第二輸出模塊的輸出。
12.一種柵極驅(qū)動裝置，包括多個級聯(lián)的如1-8中任一項(xiàng)所述的移位寄存器，
其中，第一級移位寄存器的輸入端被輸入掃描啟動信號；
其它級移位寄存器的輸入端耦接上一級移位寄存器的第三輸出端，第一時鐘信號端耦接上一級移位寄存器的第二時鐘信號端，第二時鐘信號端耦接上一級移位寄存器的第一時鐘信號端。
13.一種陣列基板，包括如權(quán)利要求12所述的柵極驅(qū)動裝置。
14.一種顯示裝置，包括如權(quán)利要求13所述的陣列基板。