完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0041]本發(fā)明實(shí)施例提供一種具有若干個(gè)輸出端的掃描驅(qū)動(dòng)電路，該電路包括多級(jí)移位寄存器單元和與所述多級(jí)移位寄存器單元一一相連的多級(jí)開(kāi)關(guān)單元，其中的多級(jí)移位寄存器單元用于在至少一個(gè)第一時(shí)鐘信號(hào)的驅(qū)動(dòng)下逐級(jí)輸出脈沖信號(hào)?？梢岳斫獾氖?，由掃描驅(qū)動(dòng)電路的基本功能可以推知，上述輸出端是用于掃描信號(hào)的，具有本領(lǐng)域技術(shù)人員可以理解的多種結(jié)構(gòu)或存在形式。還應(yīng)理解的是，至少一個(gè)第一時(shí)鐘信號(hào)均為具有一定周期的時(shí)鐘信號(hào)，每一所述移位寄存器單元都可以在一個(gè)第一時(shí)鐘信號(hào)的驅(qū)動(dòng)下輸出上述脈沖信號(hào)，而多級(jí)移位寄存器單元可以在適合的級(jí)聯(lián)方式下與至少一個(gè)第一時(shí)鐘信號(hào)相匹配地逐級(jí)輸出脈沖信號(hào)。需要說(shuō)明的是，具有上述功能及特性的多級(jí)移位寄存器單元是本領(lǐng)技術(shù)人員根據(jù)現(xiàn)有技術(shù)中的移位寄存器電路容易得到的，在此不再贅述。
[0042]另一方面，上述開(kāi)關(guān)單元包括至少兩個(gè)開(kāi)關(guān)元件。其中，任意一個(gè)開(kāi)關(guān)元件的第一端連接至少兩個(gè)第二時(shí)鐘信號(hào)中的一個(gè)，第二端連接上述掃描驅(qū)動(dòng)電路的一個(gè)輸出端，第三端連接與該開(kāi)關(guān)元件所在的開(kāi)關(guān)單元相連的移位寄存器單元；上述開(kāi)關(guān)元件用于在第三端接收到上述脈沖信號(hào)時(shí)導(dǎo)通第一端與第二端；上述第一時(shí)鐘信號(hào)的周期大于上述第二時(shí)鐘信號(hào)的周期。
[0043]應(yīng)理解的是，開(kāi)關(guān)元件的具體實(shí)現(xiàn)方式可以在現(xiàn)有技術(shù)中的電子元器件中根據(jù)器件特性進(jìn)行選擇，比如晶體管、霍爾開(kāi)關(guān)元件及繼電器等等。還應(yīng)理解的是，上述至少兩個(gè)第二時(shí)鐘信號(hào)是一組具有一定周期的時(shí)鐘信號(hào)，并且第二時(shí)鐘信號(hào)的周期小于上述第一時(shí)鐘信號(hào)的周期?；诖耍谥鹦休敵龅拿}沖信號(hào)的作用下，上述多級(jí)開(kāi)關(guān)單元中的所有開(kāi)關(guān)元件會(huì)逐級(jí)開(kāi)啟，使得相應(yīng)的輸出端可以輸出與一個(gè)第二時(shí)鐘信號(hào)波形相同的掃描信號(hào)。不難預(yù)見(jiàn)的是，在一種特定的應(yīng)用場(chǎng)景下，本發(fā)明實(shí)施例可以結(jié)合適當(dāng)?shù)脑O(shè)置實(shí)現(xiàn)單脈沖的掃描信號(hào)在若干個(gè)輸出端處的逐級(jí)輸出(具體的不例可以參加下文中的實(shí)施例)。此外，根據(jù)本發(fā)明實(shí)施例中各方面的不同設(shè)置，本發(fā)明實(shí)施例還可以實(shí)現(xiàn)多種不同形式的掃描信號(hào)的輸出。
[0044]需要說(shuō)明的是，上述“(任意一個(gè)開(kāi)關(guān)元件的)第二端連接上述掃描驅(qū)動(dòng)電路的一個(gè)輸出端”并不排除兩個(gè)以上的開(kāi)關(guān)元件的第二端連接掃描驅(qū)動(dòng)電路的同一個(gè)輸出端的情況，但為了使掃描驅(qū)動(dòng)電路可以按照具體應(yīng)用場(chǎng)景中所需要的那樣進(jìn)行掃描信號(hào)的輸出，本領(lǐng)域技術(shù)人員可以采用適當(dāng)?shù)姆绞竭x擇每一個(gè)開(kāi)關(guān)元件的第二端與哪一個(gè)掃描驅(qū)動(dòng)電路的輸出端相連，本發(fā)明對(duì)此不做限制。
[0045]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例所提供的掃描驅(qū)動(dòng)電路可以隨至少兩個(gè)第二時(shí)鐘信號(hào)的不同而具有不同的輸出信號(hào)時(shí)序，因而在可以通過(guò)調(diào)整外部的輸入信號(hào)來(lái)在多種輸出信號(hào)時(shí)序間靈活切換，因而可以在一定程度上解決現(xiàn)有的掃描驅(qū)動(dòng)電路的輸出信號(hào)時(shí)序單一而更改成本高的技術(shù)問(wèn)題，有利于修復(fù)不良、產(chǎn)品改造或產(chǎn)品升級(jí)場(chǎng)景下成本的降低。另一方面，由于本發(fā)明實(shí)施例中的一個(gè)移位寄存器單元可以用于多行掃描信號(hào)的輸出，因而本發(fā)明實(shí)施例有利于電子元件總數(shù)量的減少和相應(yīng)成本的降低。
[0046]作為一個(gè)具體的示例，圖1是本發(fā)明一個(gè)實(shí)施例中一種掃描驅(qū)動(dòng)電路的電路結(jié)構(gòu)示意圖。如圖1所示，該掃描驅(qū)動(dòng)電路包括多個(gè)移位寄存器單元(如圖1中的U1、U2、U3，未全部示出)、多個(gè)開(kāi)關(guān)單元(如圖1中的S1、S2，未全部示出)，其中:
[0047]上述多個(gè)移位寄存器單元之間具有一定的級(jí)聯(lián)關(guān)系，具體包括:第一級(jí)移位寄存器單元Ul的輸入端IN連接起始信號(hào)STV,復(fù)位端連接第二級(jí)移位寄存器單元U2的輸出端OUT ;第一級(jí)移位寄存器單元Ul外的其余各級(jí)移位寄存器單元的輸入端連接上一級(jí)移位寄存器單元的輸出端，復(fù)位端連接下一級(jí)移位寄存器單元的輸出端，例如第二級(jí)移位寄存器單元U2的輸入端IN連接第一級(jí)移位寄存器單元Ul的輸出端OUT，第一級(jí)移位寄存器單元Ul的復(fù)位端連接第二級(jí)移位寄存器單元U2的輸出端OUT。同時(shí)，第一級(jí)移位寄存器單元Ul與開(kāi)關(guān)單元SI相連接，第二級(jí)移位寄存器單元U2與開(kāi)關(guān)單元S2相連接，依次類(lèi)推。另外，多個(gè)移位寄存器單元的驅(qū)動(dòng)信號(hào)輸入端CLKA、CLKB以及VSS分別連接至兩個(gè)第一時(shí)鐘信號(hào)CLKA, CLKB以及預(yù)設(shè)電壓VSS。
[0048]具體地，圖2是本發(fā)明一個(gè)實(shí)施例中一種移位寄存器單元的電路結(jié)構(gòu)示意圖。如圖2所示，上述任一級(jí)的移位寄存器單元均包括薄膜晶體管Tl?T4、電容Cl?C2。其中，薄膜晶體管Tl的柵極與源極連接后與該移位寄存器單元的輸入端IN連接，漏極與薄膜晶體管T2的源極連接。薄膜晶體管T2的柵極與薄膜晶體管T4的柵極連接后連接該移位寄存器單元的復(fù)位端，漏極與薄膜晶體管T4的漏極連接后連接該移位寄存器單元的預(yù)設(shè)電壓VSS。薄膜晶體管T4經(jīng)過(guò)電容C2連接薄膜晶體管Tl與薄膜晶體管T2之間的電路節(jié)點(diǎn)P，并且通過(guò)電容Cl連接到CLKA。薄膜晶體管T3的柵極連接至電路節(jié)點(diǎn)P，源極連接至該移位寄存器單元的輸入端CLKB，漏極連接該移位寄存器單元的輸出端OUT。
[0049]圖3是圖2所示移位寄存器單元的電路時(shí)序圖。如圖3所示，上述移位寄存器單元的電路工作時(shí)序如下所述:
[0050]當(dāng)CLKA為高電平、CLKB為低電平時(shí)，電路節(jié)點(diǎn)P為高電平，此時(shí)薄膜晶體管T3打開(kāi)，輸出端OUT(n)為低電平。當(dāng)CLKA為低電平、CLKB為高電平時(shí)，電路節(jié)點(diǎn)P為低電平，薄膜晶體管T3不工作，輸出端OUT (η)為低電平。
[0051]當(dāng)輸入端IN為高電平、CLKA為高電平、CLKB為低電平時(shí)，電容C2首先充電，達(dá)到薄膜晶體管Τ3的柵極開(kāi)啟電壓后，輸出端OUT為高電平；在下一個(gè)時(shí)序內(nèi)，由于電容C2保持充電狀態(tài)，薄膜晶體管Τ3開(kāi)啟，此時(shí)，將CLKB的高電平放大后輸出。
[0052]當(dāng)復(fù)位信號(hào)RESET為高電平時(shí)，薄膜晶體管T2和T4開(kāi)啟，將電容C2兩端的電壓強(qiáng)制下拉至預(yù)設(shè)電壓VSS，使輸出端OUT的電壓為VSS，從而實(shí)現(xiàn)復(fù)位。
[0053]對(duì)于設(shè)置在第η級(jí)的移位寄存器單元，由于該移位寄存器單元的輸出端OUT (η)還連接第η-1級(jí)移位寄存器單元的復(fù)位端RESET，因此在本時(shí)間段內(nèi)，該n_l級(jí)移位寄存器單元的輸出端OUT(n-l)輸出為低電平。由于該輸出端OUT(n)還連接n+1級(jí)移位寄存器單元的輸入端IN，因此在下一時(shí)間段內(nèi)，該n+1級(jí)移位寄存器單元的輸出端OUT (n+1)輸出高電平，此時(shí)該第η級(jí)移位寄存器單元的輸出端OUT (η)恢復(fù)低電平。
[0054]由于CLKA與CLKB的占空比均為50%，因此可以保障每一級(jí)移位寄存器單元所輸出的脈沖信號(hào)均具有相同的脈沖寬度。由此，上述多級(jí)移位寄存器單元可以實(shí)現(xiàn)脈沖信號(hào)的逐級(jí)輸出。應(yīng)理解的是，在本發(fā)明的任意一個(gè)實(shí)施例中上述移位寄存器單元所具有的電路都可以如上述電路所示，但其也可以被任意一種其他形式下的移位寄存器電路所代替，本發(fā)明對(duì)此不做限制。
[0055]需要說(shuō)明的是，雖然本發(fā)明實(shí)施例中多級(jí)移位寄存器單元是在如圖3所示的兩個(gè)第一時(shí)鐘信號(hào)CLKA和CLKB的驅(qū)動(dòng)下工作的，但是在本發(fā)明的其他實(shí)施方式中第一時(shí)鐘信號(hào)的數(shù)量也可以是3個(gè)、4個(gè)、5個(gè)或者更多，并均可以通過(guò)與上文類(lèi)似的方式實(shí)現(xiàn)多級(jí)脈沖信號(hào)的輸出，在此不再贅述。
[0056]另一方面，在圖1所示的掃描驅(qū)動(dòng)電路中，包括與所有開(kāi)關(guān)元件中的所有開(kāi)關(guān)元件一一對(duì)應(yīng)的若干個(gè)輸出端；對(duì)應(yīng)于任一開(kāi)關(guān)元件的輸出端都與該開(kāi)關(guān)元件的第二端相連，具體來(lái)說(shuō):
[0057]掃描驅(qū)動(dòng)電路包括m級(jí)移位寄存器單元與m級(jí)開(kāi)關(guān)單元;m級(jí)開(kāi)關(guān)單元中任一級(jí)開(kāi)關(guān)單元包括4個(gè)開(kāi)關(guān)元件，4個(gè)開(kāi)關(guān)元件的第一端與4個(gè)第二時(shí)鐘信號(hào)一對(duì)一連接，第三端連接本級(jí)的移位寄存器單元;m級(jí)開(kāi)關(guān)單元中所有的開(kāi)關(guān)元件的第二端與4m個(gè)輸出端一對(duì)一連接仰大于等于2。舉例來(lái)說(shuō)，開(kāi)關(guān)單元SI中所有開(kāi)關(guān)元件的第三端連接移位寄存器單元Ul的輸出端OUT。開(kāi)關(guān)單元SI中所有開(kāi)關(guān)元件的第一端都連接4個(gè)第二時(shí)鐘信號(hào)(圖1中的CLK1、CLK2、CLK3、CLK4)中的一個(gè)。開(kāi)關(guān)單元SI中所有開(kāi)關(guān)元件的第二端均連接該掃描驅(qū)動(dòng)模塊的一個(gè)輸出端(圖1中的0UTPUT1、