移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體地，涉及一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置。
【背景技術(shù)】
[0002]近些年來顯示器的發(fā)展呈現(xiàn)出了高集成度，低成本的發(fā)展趨勢。其中一項非常重要的技術(shù)就是移位寄存器(英文:Gate Driver on Array，縮寫:GOA)的技術(shù)量產(chǎn)化的實現(xiàn)。利用移位寄存器技術(shù)將柵極驅(qū)動電路集成在顯示面板的陣列基板上，從而可以省掉柵極驅(qū)動集成電路部分，以從材料成本和制作工藝兩方面降低產(chǎn)品成本。
[0003]采用移位寄存器技術(shù)的柵極驅(qū)動電路包括若干個移位寄存器單元，每個移位寄存器單元包含若干薄膜晶體管(Thin Film Transistor，以下簡稱為TFT)，其中，每一移位寄存器單元對應(yīng)一行柵線，驅(qū)動該行柵線開啟和關(guān)閉。
[0004]由于每一移位寄存器單元僅能驅(qū)動一行柵線開啟和關(guān)閉，因此，在顯示面板中，需要制備較多的移位寄存器單元，以驅(qū)動多行柵線開啟和關(guān)閉；在此情況下，需要在陣列基板上制備的薄膜晶體管的數(shù)量較多，從而，柵極驅(qū)動電路會占用較大的面積，不利于實現(xiàn)窄邊框。而為了實現(xiàn)窄邊框，就需要采用雙邊驅(qū)動(即在柵線的兩端同時向柵線輸入驅(qū)動信號)的技術(shù)方案，但采用雙邊驅(qū)動會導(dǎo)致高溫抖動、隔行顯示等不良。此外，柵極驅(qū)動電路占用的面積較大，還會限制保護電路的布線空間，從而會使得電路的抗ESD(靜電釋放)能力不足。
【發(fā)明內(nèi)容】
[0005]本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一，提出了一種移位寄存器單元及其驅(qū)動方法、柵極驅(qū)動電路及顯示裝置，其可以減少柵極驅(qū)動電路所占用的面積。
[0006]為實現(xiàn)本發(fā)明的目的而提供一種移位寄存器單元，其包括:驅(qū)動信號生成模塊，所述驅(qū)動信號生成模塊用于生成驅(qū)動?xùn)啪€開啟的驅(qū)動信號，所述驅(qū)動信號所持續(xù)的時間等于掃描η行柵線所需的時間；所述n ^2 ;選擇模塊，所述選擇模塊與η行柵線的輸入端連接，用于將所述驅(qū)動信號生成模塊依次與η行柵線選通，將所生成的所述驅(qū)動信號依次輸入所述η行柵線。
[0007]其中，所述選擇模塊包括η個薄膜晶體管，每個薄膜晶體管的控制極與一時鐘信號端連接，源極與驅(qū)動信號生成模塊的輸出端連接，漏極與一行柵線的輸入端連接。
[0008]其中，所述移位寄存器單元還包括降噪模塊，所述降噪模塊用于降低輸入到柵線中的驅(qū)動信號的噪聲。
[0009]其中，所述降噪模塊包括η-l個降噪單元，所述η-l個降噪單元分別與η行柵線中最后開啟的η-l行柵線一一對應(yīng)；每個降噪單元在其對應(yīng)的柵線開啟時，將先于該柵線開啟的柵線與低電壓端連接。
[0010]其中，與η行柵線中的第m行柵線對應(yīng)的降噪單元包括m-ι個薄膜晶體管，所述2^m^n ;且所述m-1個薄膜晶體管的控制極均與該第m行柵線的輸入端連接，源極均與低電壓端連接，漏極分別與η行柵線中的第I?m-Ι行柵線的輸入端一一對應(yīng)地連接。
[0011]其中，所述η等于2。
[0012]其中，所述驅(qū)動信號生成模塊包括第一至第十晶體管，以及第一電容；所述第一晶體管的控制極與信號輸入端連接，源極與第一高電壓端連接，漏極與上拉結(jié)點連接；所述第二晶體管的控制極與復(fù)位信號端連接，源極與第一低電壓端連接，漏極與上拉結(jié)點連接；所述第三晶體管的控制極與上拉結(jié)點連接，源極與第一時鐘信號端連接，漏極與輸出端連接；所述第四晶體管的控制極和源極與第二高電壓端連接，漏極與第五晶體管的控制極連接；所述第五晶體管的源極與第二高電壓端連接，漏極與下拉節(jié)點連接；所述第六晶體管的控制極與上拉節(jié)點連接，源極與第二低電壓端連接，漏極與下拉節(jié)點連接；所述第七晶體管的控制極與第一低電壓端連接，源極與第二低電壓端連接，漏極與輸出端連接；所述第八晶體管的控制極與上拉節(jié)點連接，源極與第二低電壓端連接，漏極連接在所述第四晶體管的漏極和第五晶體管的控制極之間；所述第九晶體管的控制極與下拉節(jié)點連接，源極與第二低電壓端連接，漏極與上拉結(jié)點連接；所述第十晶體管的控制極與下拉節(jié)點連接，源極與第二低電壓端連接，漏極與輸出端連接；所述第一電容的第一端與上拉結(jié)點連接，第二端與所述第三晶體管的漏極連接。
[0013]作為另一個技術(shù)方案，本發(fā)明還提供上述移位寄存器單元的驅(qū)動方法，其包括:
[0014]生成驅(qū)動信號，所述驅(qū)動信號所持續(xù)的時間等于掃描η行柵線所需的時間，所述η彡2 ;
[0015]將所述驅(qū)動信號依次輸入η行柵線內(nèi)。
[0016]作為另一個技術(shù)方案，本發(fā)明還提供一種柵極驅(qū)動電路，其包括級聯(lián)在一起的多個上述移位寄存器單元。
[0017]作為另一個技術(shù)方案，本發(fā)明還提供一種顯示裝置，其包括上述柵極驅(qū)動電路。
[0018]本發(fā)明具有以下有益效果:
[0019]本發(fā)明提供的移位寄存器單元，其輸入向η行柵線的驅(qū)動信號由一個驅(qū)動信號生成模塊所生成，與現(xiàn)有技術(shù)相比，這樣減少了驅(qū)動信號生成模塊的數(shù)量；而每個驅(qū)動信號生成模塊一般包括多個薄膜晶體管和電容等器件，因此，這樣可以減少柵極驅(qū)動電路所占用的面積，從而有助于實現(xiàn)窄邊框，增大顯示裝置的有效顯示區(qū)的面積，提高顯示裝置的屏占比；同時，還可以給保護電路的布置提供足夠的空間，這樣可以提高電路的抗ESD(靜電釋放)能力。
[0020]本發(fā)明提供的移位寄存器單元的驅(qū)動方法，其將生成的一個驅(qū)動信號依次輸入η行柵線內(nèi)，與現(xiàn)有技術(shù)相比，這樣減少了用于生成驅(qū)動信號的驅(qū)動信號生成模塊的數(shù)量；而驅(qū)動信號生成模塊一般包括多個薄膜晶體管和電容等器件，因此，這樣可以減少柵極驅(qū)動電路所占用的面積，從而有助于實現(xiàn)窄邊框，增大顯示裝置的有效顯示區(qū)的面積，提高顯示裝置的屏占比；同時，還可以給保護電路的布置提供足夠的空間，這樣可以提高電路的抗ESD能力。
[0021]本發(fā)明提供的柵極驅(qū)動電路，其包括本發(fā)明提供的移位寄存器單元，可以減少柵極驅(qū)動電路所占用的面積，從而有助于實現(xiàn)窄邊框，增大顯示裝置的有效顯示區(qū)的面積，提高顯示裝置的屏占比；同時，還可以給保護電路的布置提供足夠的空間，這樣可以提高電路的抗ESD能力。
[0022]本發(fā)明提供的顯示裝置，其包括本發(fā)明提供的柵極驅(qū)動電路，可以減少柵極驅(qū)動電路所占用的面積，從而有助于實現(xiàn)窄邊框，增大顯示裝置的有效顯示區(qū)的面積，提高顯示裝置的屏占比；同時，還可以給保護電路的布置提供足夠的空間，這樣可以提高電路的抗ESD能力。
【附圖說明】
[0023]附圖是用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0024]圖1為本發(fā)明實施方式提供的移位寄存器單元的示意圖；
[0025]圖2為圖1所述移位寄存器單元的電路圖；
[0026]圖3為圖2所述電路中各信號的時序圖；
[0027]圖4為η為3時選擇模塊及降噪模塊的電路圖。
[0028]其中，附圖標記:
[0029]1:驅(qū)動信號生成模塊；2:選擇模塊；3:降噪模塊；30:降噪單元；
[0030]Ml:第一晶體管；Μ2:第二晶體管；Μ3:第三晶體管；Μ4:第四晶體管；Μ5:第五晶體管；Μ6:第六晶體管；Μ7:第七晶體管；Μ8:第八晶體管；Μ9:第九晶體管；Μ10:第十晶體管；Mll:第^^一晶體管；Μ12:第十二晶體管；Μ13:第十三晶體管；Μ14:第十四晶體管；Μ15:第十五晶體管；Μ16:第十六晶體管；C1:第一電容；
[0031]INPUT:信號輸入端；Reset:復(fù)位信號端；CLK1:第一時鐘信號端；CLK2:第二時鐘信號端；CLK3:第三時鐘信號端；VDD:第一高電壓端；VSS:第一低電壓端；VGH:第二高電壓端；VGL:第二低電壓端/低電壓端；OUTPUT:輸出端；
[0032]Gatel:n行柵線中的第一行柵線