可以實現(xiàn)對該上拉節(jié)點PU的復(fù)位。
[0085]可選的，圖3是本發(fā)明實施例提供的又一種移位寄存器單元的結(jié)構(gòu)示意圖，如圖3所示，在反向掃描時，該充電模塊10可以包括:第二晶體管M2;該復(fù)位模塊20可以包括:第一晶體管Ml。
[0086]該第二晶體管M2的第一極與該第一電源信號端VDD連接，該第二晶體管M2的第二極與該上拉節(jié)點PU連接，該第二晶體管M2的柵極與該輸入信號端Input連接;該第一晶體管Ml的第一極與該第二電源信號端Vss連接，該第一晶體管Ml的第二極與該上拉節(jié)點PU連接，該第一晶體管Ml的柵極與該復(fù)位信號端Reset連接。
[0087]可選的，如圖2和圖3所示，該上拉模塊30可以包括:第三晶體管M3、第一電容器Cl和第二電容器C2。
[0088]該第三晶體管M3的第一極與該時鐘信號端CLK連接，該第三晶體管M3的第二極與該輸出端Output連接，該第三晶體管M3的柵極與該上拉節(jié)點PU連接，該第三晶體管M3能夠在該上拉節(jié)點PU的控制下，向輸出端Output輸出來自該時鐘信號端CLK的時鐘信號。
[0089 ] 該第一電容器CI的一端與該上拉節(jié)點PU連接，該第一電容器CI的另一端與該輸出端Output連接。
[0090]該第二電容器C2的一端與該時鐘信號端CLK連接，該第二電容器C2的另一端與該下拉節(jié)點F1D連接。
[0091]可選的，參考圖2，該第一下拉模塊40可以包括:第四晶體管M4、第五晶體管M5和第六晶體管M6。
[0092]該第四晶體管M4的第一極與該第三電源信號端VGL連接，該第四晶體管M4的第二極與該輸出端Output連接，該第四晶體管M4的柵極與該開關(guān)電源端SW連接，該第四晶體管M4能夠在該開關(guān)電源端SW的開關(guān)電源信號的控制下，向該輸出端Output輸出來自該第三電源信號端VGL的第三電源信號，該第三電源信號為第二電位，該第二電位相對于該第一電位為低電位，因此可以實現(xiàn)對該輸出端Output的降噪。
[0093]該第五晶體管M5的第一極與該第三電源信號端VGL連接，該第五晶體管M5的第二極與該輸出端Output連接，該第五晶體管M5的柵極與該下拉節(jié)點PD連接，該第五晶體管M5能夠在該下拉節(jié)點PD的控制下，向該輸出端Output輸出來自該第三電源信號端VGL的第三電源信號，該第三電源信號為第二電位，可以實現(xiàn)對該輸出端Output的降噪。
[0094]該第六晶體管M6的第一極與該第三電源信號端VGL連接，該第六晶體管M6的第二極與該上拉節(jié)點PU連接，該第六晶體管M6的柵極與該下拉節(jié)點ro連接，該第六晶體管M6能夠在該下拉節(jié)點PD的控制下，向該上拉節(jié)點PU輸出來自該第三電源信號端VGL的第三電源信號，該第三電源信號為第二電位，可以實現(xiàn)對該上拉節(jié)點PU的降噪。
[0095]可選的，參考圖2，該第二下拉模塊50，包括:第七晶體管M7。
[0096]該第七晶體管M7的第一極與該第三電源信號端VGL連接，該第七晶體管M7的第二極與該下拉節(jié)點PD連接，該第七晶體管M7的柵極與該上拉節(jié)點PU連接，該第七晶體管M7能夠在該上拉節(jié)點PU的控制下，向該下拉節(jié)點PD輸出來自該第三電源信號端VGL的第三電源信號，該第三電源信號為第二電位，從而拉低該下拉節(jié)點H)的電位。
[0097]可選的，參考圖2，該補償模塊6O，包括:第八晶體管M8、第九晶體管M9和第十晶體管 MlO0
[0098]該第八晶體管M8的第一極與該第三電源信號端VGL連接，該第八晶體管M8的第二極與該第十晶體管MlO的柵極連接，該第八晶體管M8的柵極與該下拉節(jié)點H)連接。
[0099]該第九晶體管M9的第一極與該開關(guān)電源端SW連接，該第九晶體管M9的第二極與該第十晶體管Ml O的柵極連接，該第九晶體管M9的柵極與該上拉節(jié)點HJ連接。
[0100]該第十晶體管MlO的第一極與該開關(guān)電源端SW連接，該第十晶體管MlO的第二極與該上拉節(jié)點PU連接，該第十晶體管MlO的柵極分別與該第八晶體管M8的第二極和該第九晶體管M9的第二極連接，該第十晶體管MlO能夠在該第八晶體管M8的第二極和該第九晶體管M9的控制下，向該上拉節(jié)點PU輸出來自該開關(guān)電源端SW的開關(guān)電源信號，當該開關(guān)電源信號為第一電位時，能夠補償該上拉節(jié)點PU的電位。
[0101]可選的，該第一至第十晶體管可以均為N型晶體管，且每個晶體管的第一極為源極，第二極為漏極。
[0102]綜上所述，本發(fā)明實施例提供了一種移位寄存器單元，該移位寄存器單元包括:充電模塊、復(fù)位模塊、上拉模塊、第一下拉模塊、第二下拉模塊和補償模塊，在降噪階段，該第一下拉模塊能夠在下拉節(jié)點、來自第三電源信號端的第三電源信號和來自開關(guān)電源端的開關(guān)電源信號的控制下，分別對上拉節(jié)點和輸出端進行降噪，因此，減小了移位寄存器單元中上拉節(jié)點和輸出端的噪音，改善了移位寄存器單元的輸出效果，并且該移位寄存器單元所使用的晶體管數(shù)量較少，便于實現(xiàn)顯示裝置的窄邊框設(shè)計，降低了顯示裝置的成本。
[0103]圖4是本發(fā)明實施例提供的一種移位寄存器單元的驅(qū)動方法的流程圖。該移位寄存器單元的結(jié)構(gòu)可以如圖1所示，該移位寄存器單元包括:充電模塊10、復(fù)位模塊20、上拉模塊30、第一下拉模塊40、第二下拉模塊50和補償模塊60，參考圖4，該驅(qū)動方法包括:
[0?04]步驟401、充電階段:第一電源信號端VDD輸入第一電源信號，輸入信號端Input輸入輸入信號，時鐘信號端CLK輸入時鐘信號，該充電模塊10在該輸入信號的控制下，向上拉節(jié)點HJ輸出該第一電源信號。
[0?05]步驟402、輸出階段:該開關(guān)電源端SW輸入開關(guān)電源信號，該輸入信號端Input輸入輸入信號，該時鐘信號端CLK輸入時鐘信號，該上拉節(jié)點PU保持該第一電源信號的電位，該上拉模塊30在該上拉節(jié)點PU的控制下，向輸出端Output輸出該時鐘信號。
[0106]步驟403、復(fù)位階段:該復(fù)位信號端Reset輸入復(fù)位信號，該第二電源信號端Vss輸入第二電源信號，該復(fù)位模塊20在該復(fù)位信號的控制下，向該上拉節(jié)點PU輸出該第二電源信號。
[0107]步驟404、降噪階段:該第三電源信號端VGL輸入第三電源信號，該時鐘信號端CLK輸入時鐘信號，該上拉節(jié)點PU保持該第二電源信號的電位，該上拉模塊30在該時鐘信號的控制下，拉高該下拉節(jié)點H)的電位，該第一下拉模塊40在該下拉節(jié)點的控制下，分別向該上拉節(jié)點PU和該輸出端Output輸出該第三電源信號。
[0108]綜上所述，本發(fā)明實施例提供了一種移位寄存器單元的驅(qū)動方法，該驅(qū)動方法主要包括充電階段、輸出階段、復(fù)位階段和降噪階段，在降噪階段中，該第一下拉模塊能夠在下拉節(jié)點、來自第三電源信號端的第三電源信號和來自開關(guān)電源端的開關(guān)電源信號的控制下，分別對上拉節(jié)點和輸出端進行降噪，因此，減小了移位寄存器單元中上拉節(jié)點和輸出端的噪音，改善了移位寄存器單元的輸出效果。
[0109]可選的，在通過上述驅(qū)動方法對移位寄存器單元進行驅(qū)動的過程中，當接收到觸控信號時，在該降噪階段之后，該方法還可以包括:
[0110]垂直消隱階段:該開關(guān)電源端SW輸入的開關(guān)電源信號為第一電位，該第一電位為高電位，該第一下拉模塊40能夠在該開關(guān)電源信號的控制下，向該輸出端Output輸出該第三電源信號，該第三電源信號為第二電位，該第二電位相對于該第一電位為低電位。由于輸出端Output輸出的信號為低電位，可以避免對觸控信號造成干擾。
[0111]可選的，在通過上述驅(qū)動方法對移位寄存器單元進行驅(qū)動的過程中，當接收到觸控信號時，在該輸出階段和該復(fù)位階段之間，該方法還可以包括:
[0112]水平消隱階段:該開關(guān)電源端SW輸入的開關(guān)電源信號為第一電位，該第一電位為高電位，該第一下拉模塊40可以在該開關(guān)電源信號的控制下，向該輸出端Output輸出該第三電源信號，該上拉節(jié)點PU保持第一電位，該補償模塊60可以在該上拉節(jié)點的控制下，向該上拉節(jié)點PU輸出該開關(guān)電源信號，由于該開關(guān)電源信號為第一電位，可以實現(xiàn)對該上拉節(jié)點PU電位的補償。
[0113]可選的，參考圖2，在正向掃描時，該充電模塊10包括:第一晶體管Ml;該復(fù)位模塊20包括:第二晶體管M2;該上拉模塊30包括:第三晶體管M3、第一電容器Cl和第二電容器C2;該第一下拉模塊40包括:第四晶體管M4、第五晶體管M5和第六晶體管M6 ；該第二下拉模塊50包括:第七晶體管M7;該補償模塊60包括:第八晶體管M8、第九晶體管M9和第十晶體管MlO。
[0114]圖5是本發(fā)明實施例提供的一種移位寄存器單元的驅(qū)動過程的時序圖，該充電階段Tl中，該輸入信號端Input輸入的輸入信號為上一級移位寄存器單元的輸出信號= Output(N-1)，參考圖5可知，充電階段Tl中該上一級移位寄存器單元的輸出信號Output(N-1)為第一電位，因此此時該第一晶體管Ml開啟，該第一電源信號端VDD向該上拉節(jié)點PU輸出該第一電源信號，該第一電源信號為第一電位，該第一電位為高電位，可以實現(xiàn)對該上拉節(jié)點PU的充電。
[0115]由于該上拉節(jié)點PU點為第一電位，使得第七晶體管M7導(dǎo)通，第三電源信號端通過第七晶體管M7向下拉節(jié)點PD輸入第三電源信號，由于該第三電源信號為第二電位，該第二電位相對于該第一電位為低電位，使得第五晶體管M5、第六晶體管M6和第八晶體管M8關(guān)斷，從而保證了信號的穩(wěn)定性輸出。
[0116]該輸出階段T2中，該上拉節(jié)點PU保持第一電位，該第三