陣列基板的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及顯示技術(shù)領(lǐng)域，具體的說，設(shè)及一種陣列基板。
【背景技術(shù)】
[0002] 隨著顯示技術(shù)的發(fā)展，液晶顯示器已經(jīng)成為最為常見的顯示裝置。在液晶顯示器 中，由多條交錯(cuò)的掃描線和數(shù)據(jù)線控制每個(gè)子像素單元顯示的灰階，從而實(shí)現(xiàn)整幅圖像的 顯示。
[0003] 如圖1所示，掃描線傳輸?shù)膾呙栊盘?hào)是從導(dǎo)致液晶左右兩側(cè)的覆晶薄膜（化ip化 Film,簡(jiǎn)稱OF)輸入的，因?yàn)閽呙杈€自身的RC延遲，會(huì)使掃描信號(hào)輸入時(shí)原本正常的波形 傳輸?shù)街虚g后發(fā)生失真值istodion)，失真的掃描信號(hào)會(huì)導(dǎo)致液晶面板中間的子像素單元 的充電率降低，使液晶面板中間的亮度降低，而出現(xiàn)兩側(cè)發(fā)白的現(xiàn)象。特別是在圖像整體為 低灰階的情況下，人眼更為敏感，因此兩側(cè)發(fā)白的現(xiàn)象也更加明顯。因此，目前的液晶顯示 器普遍存在兩側(cè)發(fā)白的現(xiàn)象。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于提供一種陣列基板，W解決現(xiàn)有的液晶顯示器存在兩側(cè)發(fā)白的 技術(shù)問題。
[0005] 本發(fā)明提供一種陣列基板，包括多個(gè)子像素單元，W及與每行子像素單元對(duì)應(yīng)的 掃描線、公共電極線，與每列子像素單元對(duì)應(yīng)的數(shù)據(jù)線；
[0006] 每個(gè)子像素單元中包括主像素電極、次像素電極、第一薄膜晶體管、第二薄膜晶體 管和第=薄膜晶體管；
[0007] 數(shù)據(jù)電壓通過第一薄膜晶體管充入主像素電極，數(shù)據(jù)電壓通過第二薄膜晶體管充 入次像素電極，第=薄膜晶體管用于降低次像素電極的數(shù)據(jù)電壓；
[000引在掃描線的延伸方向上，位于所述陣列基板中間的子像素單元中的第三薄膜晶體 管的溝道寬長(zhǎng)比，小于位于所述陣列基板兩端的子像素單元中的第S薄膜晶體管的溝道寬 長(zhǎng)比。
[0009] 進(jìn)一步的是，在一個(gè)子像素單元中，第一薄膜晶體管、第二薄膜晶體管和第=薄膜 晶體管的柵極連接同一條掃描線，第一薄膜晶體管、第二薄膜晶體管的源極連接同一條數(shù) 據(jù)線；
[0010] 第一薄膜晶體管的漏極連接主像素電極，第二薄膜晶體管的漏極連接次像素電 極；
[0011] 第=薄膜晶體管的源極連接第二薄膜晶體管的漏極，第=薄膜晶體管的漏極連接 公共電極線。
[0012] 優(yōu)選的是，在掃描線的延伸方向上，從所述陣列基板的中間至兩端，子像素單元中 的第=薄膜晶體管的溝道寬長(zhǎng)比逐漸增大。
[0013]進(jìn)一步的是，在掃描線的延伸方向上，所述陣列基板分為多個(gè)區(qū)域；
[0014] 越靠近所述陣列基板的兩端的區(qū)域中，子像素單元中的第=薄膜晶體管的溝道寬 長(zhǎng)比越大。
[0015] 優(yōu)選的是，在位于所述陣列基板的中間的區(qū)域中，子像素單元中的第=薄膜晶體 管的溝道寬長(zhǎng)比的值在2. 5至2. 6W內(nèi)；
[0016] 在位于所述陣列基板的兩端的區(qū)域中，子像素單元中的第S薄膜晶體管的溝道寬 長(zhǎng)比的值在3至3.1W內(nèi)。
[0017] 優(yōu)選的是，所述陣列基板共分為21個(gè)區(qū)域。
[0018] 在一種實(shí)施方式中，每個(gè)子像素單元中的第=薄膜晶體管均呈平行結(jié)構(gòu)。
[0019] 優(yōu)選的是，在每個(gè)子像素單元中，第=薄膜晶體管的溝道的長(zhǎng)度均為5微米；
[0020] 在位于所述陣列基板的中間的區(qū)域中，子像素單元中的第S薄膜晶體管的溝道的 寬度為12. 5微米；
[0021] 在位于所述陣列基板的兩端的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道的 寬度為15微米。
[0022] 在另一種實(shí)施方式中，每個(gè)子像素單元中的第=薄膜晶體管均呈馬蹄形結(jié)構(gòu)。
[0023] 優(yōu)選的是，在每個(gè)子像素單元中，第=薄膜晶體管的溝道的弧形部分的內(nèi)徑均為2 微米，第=薄膜晶體管的溝道的直線部分的長(zhǎng)度均為0 ;
[0024] 在位于所述陣列基板的中間的區(qū)域中，子像素單元中的第S薄膜晶體管的溝道的 弧形部分的外徑為7微米；
[0025] 在位于所述陣列基板的兩端的區(qū)域中，子像素單元中的第=薄膜晶體管的溝道的 弧形部分的外徑為5. 5微米。
[0026] 本發(fā)明帶來了W下有益效果；本發(fā)明提供的陣列基板中，子像素單元采用了低色 偏（LowColor化ift，簡(jiǎn)稱LC巧設(shè)計(jì)，也就是將每個(gè)子像素單元分為主像素區(qū)域和次像素 區(qū)域。在顯示過程中，利用第S薄膜晶體管使次像素電極的數(shù)據(jù)電壓低于主像素電極的數(shù) 據(jù)電壓，進(jìn)而使次像素區(qū)域的亮度低于主像素區(qū)域，同時(shí)主像素區(qū)域與次像素區(qū)域中液晶 分子的偏轉(zhuǎn)角度也不同，W改善液晶顯示器的大視角色偏現(xiàn)象。
[0027] 此外，位于陣列基板中間的第=薄膜晶體管的溝道寬長(zhǎng)比較小，位于陣列基板兩 端的第=薄膜晶體管的溝道寬長(zhǎng)比較大，會(huì)使位于陣列基板兩端的次像素電極的數(shù)據(jù)電壓 降低的幅度較大，則位于陣列基板兩端的子像素單元整體的亮度降低的幅度也較大，從而 顯著改善了現(xiàn)有的液晶顯示器存在兩側(cè)發(fā)白的技術(shù)問題。
[002引本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分的從說明書中變 得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利 要求書W及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。
【附圖說明】
[0029] 為了更清楚的說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要的 附圖做簡(jiǎn)單的介紹：
[0030] 圖1是現(xiàn)有的液晶顯示器的掃描信號(hào)失真的示意圖；
[0031] 圖2是本發(fā)明實(shí)施例提供的陣列基板中子像素單元的電路圖；
[0032] 圖3是本發(fā)明實(shí)施例提供的陣列基板的分區(qū)示意圖；
[0033] 圖4a和圖4b分別是本發(fā)明實(shí)施例一提供的陣列基板的1區(qū)和11區(qū)中的子像素 單元的示意圖；
[0034] 圖5是本發(fā)明實(shí)施例所達(dá)到的亮度分布圖；
[0035] 圖6是馬蹄形結(jié)構(gòu)的薄膜晶體管的示意圖；
[0036] 圖7a和圖化分別是本發(fā)明實(shí)施例二提供的陣列基板的1區(qū)和11區(qū)中的子像素 單元的示意圖。
【具體實(shí)施方式】
[0037] W下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用 技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)W實(shí)施。需要說明 的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例W及各實(shí)施例中的各個(gè)特征可W相互結(jié)合， 所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[003引本發(fā)明實(shí)施例提供一種陣列基板，可應(yīng)用于垂直排列（VerticalAlignment,簡(jiǎn)稱VA)型液晶顯示器。該陣列基板包括多個(gè)子像素單元，W及與每行子像素單元對(duì)應(yīng)的掃描 線、公共電極線，與每列子像素單元對(duì)應(yīng)的數(shù)據(jù)線。
[0039] 如圖2所示，本發(fā)明實(shí)施例提供的陣列基板中，子像素單元采用了低色偏設(shè)計(jì)，每 個(gè)子像素單元中包括主像素電極、次像素電極、第一薄膜晶體管T1、第二薄膜晶體管T2和 第=薄膜晶體管T3。數(shù)據(jù)電壓通過T1充入主像素電極，數(shù)據(jù)電壓通過T2充入次像素電極， T3用于降低次像素電極的數(shù)據(jù)電壓。
[0040] 具體的，在每個(gè)子像素單元中，T1、T2、T3的柵極連接同一條掃描線Gate,T1、T2 的源極連接同一條數(shù)據(jù)線化ta。