T1的漏極連接主像素電極，T2的漏極連接次像素電極，T3 的源極連接T2的漏極，T3的漏極連接公共電極線。主像素電極與彩膜基板上的公共電極 CF-Com之間形成主液晶電容Clcl，主像素電極與公共電極線A-Com之間形成主存儲電容 Cstl。次像素電極與CF-Com之間形成次液晶電容Clc2,次像素電極與A-Com之間形成次存 儲電容Cst2。
[0041] 在顯示過程中，當(dāng)Gate打開時，T1、T2、T3同時打開，Data向主像素電極和次像素 電極充入數(shù)據(jù)電壓。同時，T3將次像素電極上的一部分電荷漏至A-Com，使得Clc2、Cst2的 電位差低于ClcUCstl的電位差，進(jìn)而使次像素區(qū)域的亮度低于主像素區(qū)域。并且，主像素 區(qū)域與次像素區(qū)域中液晶分子的偏轉(zhuǎn)角度也不同，W改善VA型液晶顯示器的大視角色偏 現(xiàn)象。
[0042] 其中，主像素區(qū)域與次像素區(qū)域之間的亮度差與T3的溝道寬長比（溝道的寬度/ 溝道的長度，W/L)有關(guān)，W/L值越大，T3的漏極電流就越大，使得次像素電極的電位越低，次 像素區(qū)域的亮度也越低，子像素單元整體的亮度也就越低。
[0043] 本實施例中，在掃描線的延伸方向上，位于陣列基板中間的子像素單元中的T3的 溝道寬長比，小于位于陣列基板兩端的子像素單元中的T3的溝道寬長比。作為一個優(yōu)選方 案，從陣列基板的中間至兩端，子像素單元中的T3的溝道寬長比逐漸增大。
[0044] 因為從陣列基板的中間至兩端，T3的溝道寬長比逐漸增大，所W次像素電極的數(shù) 據(jù)電壓降低的幅度逐漸增大，則子像素單元整體的亮度降低的幅度也逐漸增大，從而能夠 顯著改善現(xiàn)有的液晶顯示器存在兩側(cè)發(fā)白的技術(shù)問題。
[0045] 連施例一:
[0046] 本發(fā)明實施例提供一種陣列基板，包括多個子像素單元，W及與每行子像素單元 對應(yīng)的掃描線、公共電極線，與每列子像素單元對應(yīng)的數(shù)據(jù)線。在掃描線的延伸方向上，該 陣列基板分為多個區(qū)域，如圖3所示，本實施例中共分為21個區(qū)域。其中，位于正中的區(qū)域 可稱為1區(qū)，1區(qū)兩邊各有10個區(qū)域，依次為2區(qū)至11區(qū)。
[0047] 如圖4a和圖4b所示，本實施例中的子像素單元采用了低色偏設(shè)計，每個子像素單 元中包括主像素電極101、次像素電極102、第一薄膜晶體管T1、第二薄膜晶體管T2和第= 薄膜晶體管T3。T1、T2、T3的柵極連接同一條掃描線103,T1、T2的源極連接同一條數(shù)據(jù)線 104。T1的漏極連接主像素電極101，T2的漏極連接次像素電極102,T3的源極連接T2的 漏極，T3的漏極連接公共電極線105。
[0048] 越靠近陣列基板的兩端的區(qū)域中，子像素單元中的T3的溝道寬長比越大，即從1 區(qū)至11區(qū)，T3的溝道寬長比逐漸增大。作為一個優(yōu)選方案，在1區(qū)中的T3的溝道寬長比 的值在2. 5至2.6W內(nèi)，在11區(qū)中的T3的溝道寬長比的值在3至3. 1W內(nèi)。
[0049] 如圖4a和圖4b所示，本實施例中，每個子像素單元中的T3均呈平行結(jié)構(gòu)。在陣 列基板所有的21個區(qū)域中，T3的溝道的長度L均為5微米。在1區(qū)中的T3的溝道的寬度 W為12. 5微米，在11區(qū)中的T3的溝道的寬度W為15微米。并且，相鄰兩區(qū)域中，T3的溝 道的寬度W之差為0. 25微米。每個區(qū)域中T3的溝道的寬度及溝道寬長比的值如下表：
[(K)加]
【主權(quán)項】
1. 一種陣列基板，其特征在于，包括多個子像素單元，以及與每行子像素單元對應(yīng)的掃 描線、公共電極線，與每列子像素單元對應(yīng)的數(shù)據(jù)線； 每個子像素單元中包括主像素電極、次像素電極、第一薄膜晶體管、第二薄膜晶體管和 第三薄膜晶體管； 數(shù)據(jù)電壓通過第一薄膜晶體管充入主像素電極，數(shù)據(jù)電壓通過第二薄膜晶體管充入次 像素電極，第三薄膜晶體管用于降低次像素電極的數(shù)據(jù)電壓； 在掃描線的延伸方向上，位于所述陣列基板中間的子像素單元中的第三薄膜晶體管 的溝道寬長比，小于位于所述陣列基板兩端的子像素單元中的第三薄膜晶體管的溝道寬長 比。
2. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，在一個子像素單元中，第一薄膜晶體 管、第二薄膜晶體管和第三薄膜晶體管的柵極連接同一條掃描線，第一薄膜晶體管、第二薄 膜晶體管的源極連接同一條數(shù)據(jù)線； 第一薄膜晶體管的漏極連接主像素電極，第二薄膜晶體管的漏極連接次像素電極； 第三薄膜晶體管的源極連接第二薄膜晶體管的漏極，第三薄膜晶體管的漏極連接公共 電極線。
3. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，在掃描線的延伸方向上，從所述陣列 基板的中間至兩端，子像素單元中的第三薄膜晶體管的溝道寬長比逐漸增大。
4. 根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，在掃描線的延伸方向上，所述陣列基 板分為多個區(qū)域； 越靠近所述陣列基板的兩端的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道寬長比 越大。
5. 根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，在位于所述陣列基板的中間的區(qū)域 中，子像素單元中的第三薄膜晶體管的溝道寬長比的值在2. 5至2. 6以內(nèi)； 在位于所述陣列基板的兩端的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道寬長比 的值在3至3. 1以內(nèi)。
6. 根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，所述陣列基板共分為21個區(qū)域。
7. 根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，每個子像素單元中的第三薄膜晶體 管均呈平行結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，在每個子像素單元中，第三薄膜晶體 管的溝道的長度均為5微米； 在位于所述陣列基板的中間的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道的寬度 為12. 5微米； 在位于所述陣列基板的兩端的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道的寬度 為15微米。
9. 根據(jù)權(quán)利要求4所述的陣列基板，其特征在于，每個子像素單元中的第三薄膜晶體 管均呈馬蹄形結(jié)構(gòu)。
10. 根據(jù)權(quán)利要求9所述的陣列基板，其特征在于，在每個子像素單元中，第三薄膜晶 體管的溝道的弧形部分的內(nèi)徑均為2微米，第三薄膜晶體管的溝道的直線部分的長度均為 〇 ； 在位于所述陣列基板的中間的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道的弧形 部分的外徑為7微米； 在位于所述陣列基板的兩端的區(qū)域中，子像素單元中的第三薄膜晶體管的溝道的弧形 部分的外徑為5. 5微米。
【專利摘要】本發(fā)明公開了一種陣列基板，屬于顯示技術(shù)領(lǐng)域，解決了現(xiàn)有的液晶顯示器存在兩側(cè)發(fā)白的技術(shù)問題。該陣列基板包括多個子像素單元；每個子像素單元中包括主像素電極、次像素電極、第一薄膜晶體管、第二薄膜晶體管和第三薄膜晶體管；在掃描線的延伸方向上，位于陣列基板中間的子像素單元中的第三薄膜晶體管的溝道寬長比，小于位于陣列基板兩端的子像素單元中的第三薄膜晶體管的溝道寬長比。
【IPC分類】G02F1-1362, G02F1-1368, G02F1-133
【公開號】CN104865763
【申請?zhí)枴緾N201510323253
【發(fā)明人】劉桓
【申請人】深圳市華星光電技術(shù)有限公司
【公開日】2015年8月26日
【申請日】2015年6月12日