分案說明

本申請是于2014年11月24日進入中國國家階段的、國家申請?zhí)枮?01380027204.8、名稱為“具有硅電極的微型器件轉(zhuǎn)移頭部”的pct申請的分案申請，其國際申請日為2013年5月16日。

本發(fā)明涉及微型器件。更具體地，本發(fā)明的實施例涉及微型轉(zhuǎn)移頭部以及用于將一個或多個微型器件轉(zhuǎn)移到接收襯底的方法。

背景技術(shù)：

集成和封裝問題是對于諸如射頻(rf)微型機電系統(tǒng)(mems)微開關(guān)、發(fā)光二極管(led)顯示系統(tǒng)、和mems振蕩器或基于石英的振蕩器的微型器件商業(yè)化的主要障礙之一。

用于轉(zhuǎn)移器件的傳統(tǒng)技術(shù)包括通過晶圓鍵合從轉(zhuǎn)移晶圓轉(zhuǎn)移到接收晶圓。一種此類實現(xiàn)方式是“直接印刷”，包含器件陣列從轉(zhuǎn)移晶圓到接收晶圓的一次鍵合步驟，隨后去除轉(zhuǎn)移晶圓。另一個此類實現(xiàn)方式是包含兩次鍵合/解除鍵合步驟的“轉(zhuǎn)印”。在轉(zhuǎn)印中，轉(zhuǎn)移晶圓可從施主晶圓拾取器件陣列，并且然后將器件陣列鍵合到接收晶圓，隨后去除轉(zhuǎn)移晶圓。

已開發(fā)一些印刷過程變型，其中在轉(zhuǎn)移過程中可選擇性地將器件鍵合和解除鍵合。在傳統(tǒng)方式以及直接印刷和轉(zhuǎn)印技術(shù)的變型兩者中，在將器件鍵合到接收晶圓之后將轉(zhuǎn)移晶圓從器件解除鍵合。此外，在該轉(zhuǎn)移過程中涉及具有器件陣列的整個轉(zhuǎn)移晶圓。

技術(shù)實現(xiàn)要素：

本發(fā)明公開了微型器件轉(zhuǎn)移頭部和頭部陣列以及將一個或多個微型器件轉(zhuǎn)移到接收襯底的方法。例如，接收襯底可以是但不限于顯示襯底、發(fā)光襯底、具有諸如晶體管或集成電路(ic)的功能器件的襯底、或具有金屬重新分布線的襯底。

在一個實施例中，微型器件轉(zhuǎn)移頭部陣列包括基礎(chǔ)襯底和位于基礎(chǔ)襯底上方的圖案化硅層。圖案化硅層包括硅互聯(lián)結(jié)構(gòu)和與硅互聯(lián)結(jié)構(gòu)電連接的硅電極陣列。每個硅電極包括在硅互聯(lián)結(jié)構(gòu)上方突起的臺面結(jié)構(gòu)。諸如氧化硅、氧化鉿、氧化鋁或氧化鉭的電介質(zhì)層覆蓋每個臺面結(jié)構(gòu)的頂表面。每個硅電極可任選地包括電極引線。

圖案化硅層可以是絕緣體上硅(soi)襯底中的頂部硅層，該絕緣體上硅襯底包括頂部硅層、氧化物埋層和基礎(chǔ)硅襯底。在一個實施例中，基礎(chǔ)硅襯底為(100)體硅襯底。頂部硅層例如可以摻雜諸如磷的n-摻雜物。

在一個實施例中，通孔從基礎(chǔ)襯底的背側(cè)穿過基礎(chǔ)襯底延伸到圖案化硅層，并且通孔與硅互聯(lián)結(jié)構(gòu)和硅電極陣列電連接。在一個實施例中，通孔延伸穿過圖案化硅層與基礎(chǔ)襯底之間的氧化物埋層。通孔可具有直的或錐形側(cè)壁。鈍化層可覆蓋通孔在基礎(chǔ)襯底內(nèi)的側(cè)表面。通孔可端接圖案化硅層的底表面處或者延伸穿過圖案化硅層。在通孔端接圖案化硅層的底表面處的情況下，導(dǎo)電層可形成在通孔中的鈍化層上，并與圖案化硅層的底表面電接觸。在通孔延伸穿過圖案化硅層的情況下，導(dǎo)電層可形成在通孔中的鈍化層上，并與圖案化硅層的內(nèi)側(cè)表面電接觸。鈍化層還可部分地覆蓋圖案化硅層的頂表面。導(dǎo)電層的部分地覆蓋圖案化硅層的頂表面的部分可具有與鈍化層上的導(dǎo)電層的部分不同的厚度。無論通孔端接圖案化硅層的頂表面或者延伸穿過圖案化硅層，導(dǎo)電層可以不完全填充通孔。在一個實施例中，導(dǎo)電層部分地形成在通孔內(nèi)。

在一個實施例中，微型器件轉(zhuǎn)移頭部陣列包括基礎(chǔ)硅襯底、基礎(chǔ)硅襯底上方的圖案化硅層、以及在圖案化硅層與基礎(chǔ)硅襯底之間的氧化硅埋層。圖案化硅層包括硅互連和與硅互連電連接的硅電極陣列。每個硅電極包括在硅互連上方突起的臺面結(jié)構(gòu)。通孔從基礎(chǔ)硅襯底的背側(cè)穿過基礎(chǔ)硅襯底和氧化硅埋層延伸到圖案化硅層，并與硅互連和硅電極陣列電連接。氧化硅鈍化層覆蓋通孔在基礎(chǔ)硅襯底內(nèi)的側(cè)表面。通孔可端接圖案化硅層的底表面或者延伸穿過圖案化硅層。諸如氧化硅、氧化鉿、氧化鋁或氧化鉭的電介質(zhì)層覆蓋每個臺面結(jié)構(gòu)的頂表面。

在一個實施例中，微型器件轉(zhuǎn)移頭部陣列包括從基礎(chǔ)襯底背側(cè)穿過基礎(chǔ)襯底延伸到圖案化硅層的第一通孔和第二通孔。第一通孔與第一硅互連和第一硅電極陣列電連接，而第二通孔與第二硅互連和第二硅電極陣列電連接。第一硅電極陣列和第二硅電極陣列可對準(zhǔn)以形成雙極硅電極陣列。第一通孔和第二通孔可端接圖案化硅層的底表面或者延伸穿過圖案化硅層。在一個實施例中，第一電介質(zhì)層定位于圖案化硅層上并從臺面結(jié)構(gòu)上方去除，覆蓋每個臺面結(jié)構(gòu)的頂表面的電介質(zhì)層比第一電介質(zhì)層具有更高介電常數(shù)或介電擊穿強度。

在一個實施例中，形成微型器件轉(zhuǎn)移頭部陣列的方法包括蝕刻soi層疊的頂部硅層以形成硅互連和與硅互連電連接的多個硅電極，每個硅電極都包括在硅互連上方突起的臺面結(jié)構(gòu)。電介質(zhì)層隨后通過對圖案化硅層沉積或熱氧化形成在多個硅電極上方。蝕刻頂部硅層可包括首先在頂部硅層上形成掩模層，并且圖案化該掩模層以形成多個島?？赏ㄟ^對頂部硅層沉積或熱氧化形成掩模層。多個島隨后可用作蝕刻掩模來蝕刻部分穿過頂部硅層的多個溝槽。隨后可去除多個島并且可在頂部硅層上執(zhí)行毯式蝕刻以完全形成硅互連和多個硅電極，蝕刻在氧化物埋層上停止。

在一個實施例中，電介質(zhì)層的一部分從多個臺面結(jié)構(gòu)上方被去除，并且第二電介質(zhì)層沉積在多個臺面結(jié)構(gòu)上方。在一個實施例中，第二電介質(zhì)層比電介質(zhì)層具有更高的介電常數(shù)或擊穿電壓?？衫弥T如原子層沉積的技術(shù)來沉積第二電介質(zhì)層。

在一個實施例中，掩模層形成在soi層疊上，該soi層疊包括氧化物埋層上方的頂部硅層、氧化物埋層下方的基礎(chǔ)襯底和基礎(chǔ)襯底下方的底部鈍化層。穿過底部鈍化層、基礎(chǔ)襯底和氧化物埋層蝕刻通孔開口，隨后在通孔開口內(nèi)形成圖案化導(dǎo)電層以與硅互連和多個硅電極電接觸。例如，可通過陰影掩模沉積來形成圖案化導(dǎo)電層。

穿過基礎(chǔ)襯底的通孔開口在使用反應(yīng)離子蝕刻(drie)形成時可具有直立側(cè)壁或者在使用氫氧化鉀(koh)溶液形成時可具有錐形側(cè)壁。對通孔開口的蝕刻可包括在氧化物埋層內(nèi)形成比在基礎(chǔ)襯底中更小的開口。在開口內(nèi)形成圖案化導(dǎo)電層之前，可對基礎(chǔ)襯底內(nèi)的通孔開口的側(cè)表面進行熱氧化以形成覆蓋通孔開口的側(cè)表面的鈍化層。例如，對通孔開口的側(cè)表面熱氧化可與對多個硅電極的熱氧化同時執(zhí)行以在多個硅電極上方形成電介質(zhì)層。

在一個實施例中，掩模層形成在soi層疊上，該soi層疊包括氧化物埋層上方的頂部硅層、氧化物埋層下方的基礎(chǔ)襯底和基礎(chǔ)襯底下方的底部鈍化層。蝕刻背側(cè)通孔開口穿過底部鈍化層和基礎(chǔ)襯底，停止在氧化物埋層上。蝕刻頂側(cè)通孔開口穿過電介質(zhì)層、硅層和氧化物埋層使得頂側(cè)通孔開口與背側(cè)通孔開口連通。隨后可在硅互連暴露的頂表面上方的頂側(cè)通孔開口內(nèi)和硅互連的內(nèi)側(cè)表面內(nèi)沉積圖案化導(dǎo)電層。第二圖案化導(dǎo)電層隨后可沉積在背側(cè)通孔開口內(nèi)并且與圖案化導(dǎo)電層電接觸?？衫猛ㄟ^陰影掩埋的沉積來完成對圖案化導(dǎo)電層的沉積。

附圖說明

圖1a是根據(jù)本發(fā)明的實施例的雙極微型器件轉(zhuǎn)移頭部的平面圖圖示。

圖1b包括根據(jù)本發(fā)明的實施例的組合平面圖和沿從圖1a的線v-v、w-w、x-x、y-y和z-z截取的組合橫截面?zhèn)纫晥D圖示。

圖2a是根據(jù)本發(fā)明的實施例的沿從圖1a的線v-v、w-w、x-x、y-y和z-z截取的組合橫截面?zhèn)纫晥D圖示。

圖2b是根據(jù)本發(fā)明的實施例的沿從圖1a的線v-v、w-w、x-x、y-y和z-z截取的組合平面圖圖示。

圖3a是根據(jù)本發(fā)明的實施例的包括頂側(cè)和背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的組合橫截面?zhèn)纫晥D圖示。

圖3b是根據(jù)本發(fā)明的實施例的包括頂側(cè)和背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的組合俯視圖。

圖4a是根據(jù)本發(fā)明的實施例的包括錐形背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的組合橫截面?zhèn)纫晥D圖示。

圖4b是根據(jù)本發(fā)明的實施例的包括錐形背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的組合俯視圖。

圖5a是根據(jù)本發(fā)明的實施例的包括沉積電介質(zhì)層的雙極微型器件轉(zhuǎn)移頭部的組合橫截面?zhèn)纫晥D圖示。

圖5b是根據(jù)本發(fā)明的實施例的包括沉積電介質(zhì)層的雙極微型器件轉(zhuǎn)移頭部的組合俯視圖。

圖6a-14b圖示了根據(jù)本發(fā)明的實施例的形成包括背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的方法。

圖15a-18b圖示了根據(jù)本發(fā)明的實施例的形成包括頂側(cè)和背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的方法。

圖19a-28b圖示了根據(jù)本發(fā)明的實施例的形成包括具有錐形側(cè)壁的背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的方法。

圖29a-32b圖示了根據(jù)本發(fā)明的實施例的形成包括替換電極電介質(zhì)的雙極微型器件轉(zhuǎn)移頭部的方法。

圖33是圖示了根據(jù)本發(fā)明的實施例的拾取微型器件陣列并且將其從承載襯底轉(zhuǎn)移到接收襯底的方法的流程圖。

圖34是根據(jù)本發(fā)明的實施例的定位在承載襯底上的微型器件陣列上方的微型器件轉(zhuǎn)移頭部陣列的橫截面?zhèn)纫晥D圖示。

圖35是根據(jù)本發(fā)明的實施例的與微型器件陣列接觸的微型器件轉(zhuǎn)移頭部陣列的橫截面?zhèn)纫晥D圖示。

圖36是根據(jù)本發(fā)明的實施例的拾取微型器件陣列的轉(zhuǎn)移頭部陣列的橫截面?zhèn)纫晥D圖示。

圖37是根據(jù)本發(fā)明的實施例的釋放到接收襯底上的微型器件陣列的橫截面?zhèn)纫晥D圖示。

具體實施方式

本發(fā)明的實施例描述了微型器件轉(zhuǎn)移頭部和頭部陣列以及將微型器件和微型器件陣列轉(zhuǎn)移到接收襯底的方法。例如，微型器件轉(zhuǎn)移頭部和頭部陣列可用于將諸如但不限于二極管、led、晶體管、ic和mems的微型器件從承載襯底轉(zhuǎn)移到接收襯底，諸如但不限于顯示襯底、發(fā)光襯底、具有諸如晶體管或集成電路(ic)的功能器件的襯底或具有金屬重新分布線的襯底。

在各種實施例中，參照附圖進行描述。然而，某些實施例可在不存在這些具體細(xì)節(jié)中的一個或多個或者與其他已知方法和構(gòu)型相結(jié)合的情況下實施。在以下的描述中，示出諸如特定構(gòu)型、尺寸和工藝等許多具體細(xì)節(jié)以提供對本發(fā)明的透徹理解。在其他情況下，未對眾所周知的半導(dǎo)體工藝和制造技術(shù)進行特別詳細(xì)地描述，以免不必要地模糊本發(fā)明。貫穿整個說明書對“一個實施例”、“實施例”等的引用指的是結(jié)合實施例描述的特定特征、結(jié)構(gòu)、配置或特性包括在本發(fā)明的至少一個實施例中。因此，在整個說明書的各個位置出現(xiàn)的語句“在一個實施例中”、“實施例”等不必指代本發(fā)明的相同實施例。此外，特定特征、結(jié)構(gòu)、構(gòu)型或特性可以任何適當(dāng)?shù)姆绞浇Y(jié)合在一個或多個實施例中。

本文所使用的術(shù)語“在...上方”、“到”、“在...之間”和“在...上”可指一層相對于其他層的相對位置。一層在另一層“上方”或“上”或者鍵合“到”另一層可為直接與其他層接觸或可具有一個或多個中間層。一層在多層“之間”可為直接與該多層接觸或可具有一個或多個中間層。

本文中使用的術(shù)語“微型”器件或“微型”led結(jié)構(gòu)可指代對根據(jù)本發(fā)明的實施例的某些器件或結(jié)構(gòu)的描述性尺寸。如本文所用，術(shù)語“微型”器件或結(jié)構(gòu)是指1到100μm的尺度。然而，應(yīng)當(dāng)理解本發(fā)明的實施例不必受到如此限制，實施例的某些方面可適用于更大以及可能地更小的尺寸標(biāo)度。

在一個方面，不受到特定理論限制，本發(fā)明的實施例描述了微型器件轉(zhuǎn)移頭部和頭部陣列，其根據(jù)靜電夾具原理工作，使用相反電荷的吸引力拾取微型器件。根據(jù)本發(fā)明的實施例，吸合電壓被施加到微型器件轉(zhuǎn)移頭部從而在微型器件上生成握持力并且拾取微型器件。

在另一方面，本發(fā)明的實施例描述了從可商購獲得的包括基礎(chǔ)襯底、氧化物埋層和頂部硅器件層的絕緣體上硅(soi)襯底形成微型器件轉(zhuǎn)移頭部陣列的方式。在此類實施例中，從soi襯底的頂部硅層形成硅互連和電極陣列。每個單獨轉(zhuǎn)移頭部包括一個或多個硅電極。例如，轉(zhuǎn)移頭部可包括單極電極或雙極電極。在一個實施例中，雙極靜電轉(zhuǎn)移頭部包括一對硅電極，其中每個硅電極包括臺面結(jié)構(gòu)和任選地電極引線。用于硅電極對的臺面結(jié)構(gòu)在其對應(yīng)的硅互連上方突起，以提供局部接觸點從而在拾取操作期間拾取特定微型器件。以此方式，不必形成圖案化金屬電極。已觀察到，例如在使用負(fù)性光致抗蝕劑對金屬電極和電極引線圖案化時，可能很難以不同深度控制對光致抗蝕劑的暴露(例如，沿臺面結(jié)構(gòu)的頂表面和下側(cè)壁兩者)。已觀察到在光致抗蝕劑去除期間圖案化金屬層的剝離，可能影響對轉(zhuǎn)移頭部的操控性。根據(jù)本發(fā)明的實施例，不需要在臺面結(jié)構(gòu)上方形成圖案化金屬電極。相反，通過圖案化硅電極形成臺面結(jié)構(gòu)的突起輪廓以包括對應(yīng)于臺面結(jié)構(gòu)的遠離基礎(chǔ)襯底以及在硅互連上方突起的凸起部分。

根據(jù)本發(fā)明的實施例制備的硅電極可包括集成形成的臺面結(jié)構(gòu)，所述臺面結(jié)構(gòu)比具有圖案化金屬電極的非集成形成的臺面結(jié)構(gòu)大致較高。光刻可將圖案化金屬電極結(jié)構(gòu)限制到5-10μm的高度，而硅電極臺面結(jié)構(gòu)可最高至20-30μm或更高。用于硅電極結(jié)構(gòu)的臺面結(jié)構(gòu)高度由蝕刻寬高比和電極間隙(例如，雙極硅電極對之間)限制。在一個實施例中，用于硅電極臺面結(jié)構(gòu)的寬高比的范圍可為10-20:1。例如，雙極電極構(gòu)型的硅電極臺面結(jié)構(gòu)可為20μm高，臺面結(jié)構(gòu)之間分隔開2μm間隙。較高的電極結(jié)構(gòu)還可提供較大凈空用于污染物顆粒并且減小排列在目標(biāo)不確定的微型器件上的雜散效應(yīng)。在與金屬化臺面結(jié)構(gòu)比較時，具有集成形成的臺面結(jié)構(gòu)的硅電極會對表面污染物和微型器件轉(zhuǎn)移頭部相對于微型器件承載襯底的平面對準(zhǔn)的誤差更穩(wěn)健。

在另一方面，本發(fā)明的實施例描述了從可商購獲得的絕緣體上硅(soi)襯底形成微型器件轉(zhuǎn)移頭部陣列的方式，其允許具有最小處理步驟的處理序列。處理序列不需要金屬沉積和圖案化步驟來形成金屬電極，通過高溫?zé)嵫趸徑鉄崽幚硐拗撇⑶以试S形成電介質(zhì)和鈍化層，導(dǎo)致了減小的沉積和圖案化操作。

在另一方面，本發(fā)明的實施例描述了轉(zhuǎn)移頭部和轉(zhuǎn)移頭部陣列，其包括從基礎(chǔ)襯底的背側(cè)延伸穿過基礎(chǔ)襯底到圖案化硅層的用于將電極與轉(zhuǎn)移頭部組件的工作電路連接的通孔。根據(jù)本發(fā)明的實施例的處理序列還允許利用高溫?zé)嵫趸锷L來鈍化延伸穿過基礎(chǔ)襯底的通孔。

在另一方面，本發(fā)明的實施例描述了用于利用轉(zhuǎn)移頭部陣列大量轉(zhuǎn)移預(yù)構(gòu)造微型器件陣列的方式。例如，預(yù)構(gòu)造微型器件可具有特定功能，諸如但不限于用于發(fā)光的led、用于邏輯和存儲器的硅ic和用于射頻(rf)通信的砷化鎵(gaas)電路。在一些實施例中，準(zhǔn)備好用于拾取的微型led器件陣列被描述為具有10μm×10μm間距或5μm×5μm間距。以這些密度，例如，6英寸襯底可容納約1.65億個具有10μm×10μm間距的微型led器件，或者約6.6億個具有5μm×5μm間距的微型led器件。包括匹配對應(yīng)的微型led器件陣列間距的整數(shù)倍的轉(zhuǎn)移頭部陣列的轉(zhuǎn)移工具可用于拾取并將微型led器件陣列轉(zhuǎn)移到接收襯底。以此方式，可以將微型led器件集成和組裝到異構(gòu)集成的系統(tǒng)中，包括從微型顯示器到大尺寸顯示器范圍內(nèi)的任何尺寸以及高轉(zhuǎn)移速率的襯底。例如，1cm×1cm的微型器件轉(zhuǎn)移頭部陣列可拾取和轉(zhuǎn)移大于100,000微型器件，其中較大的微型器件轉(zhuǎn)移頭部陣列能轉(zhuǎn)移更多微型器件。轉(zhuǎn)移頭部陣列中的每個轉(zhuǎn)移頭部還可獨立控制，這使得能夠選擇性地拾取和釋放微型器件。

現(xiàn)在參考圖1a，提供了用于微型器件轉(zhuǎn)移頭部陣列的一部分并且包括不同深度的視圖的平面圖圖示。在所示的特定實施例中，陰影線圖示了從微型器件轉(zhuǎn)移頭部陣列的頂表面看去的硅電極和硅互連的布置，并且深色陰影示出了從微型器件轉(zhuǎn)移頭部陣列的背側(cè)看去的背側(cè)通孔連接。以此方式，平面圖圖示提供了關(guān)于從soi晶圓的兩側(cè)已形成的結(jié)構(gòu)的細(xì)節(jié)。

如圖所示，微型器件轉(zhuǎn)移頭部陣列100包括由硅跡線互連部104和硅總線互連部106的布置連接的轉(zhuǎn)移頭部陣列102。如圖所示，硅總線互連部106可圍繞包括轉(zhuǎn)移頭部陣列102的轉(zhuǎn)移頭部陣列的工作區(qū)域的周邊或者之外形成。在一個實施例中，每個轉(zhuǎn)移頭部102包括硅電極對110，其中每個硅電極110包括臺面結(jié)構(gòu)112和任選地連接到硅互連104的電極引線114。

在一個實施例中，多個通孔120形成穿過基礎(chǔ)襯底的背側(cè)到圖案化硅層以與硅互連106接觸，從而將硅電極110與轉(zhuǎn)移頭部組件的工作電路電連接。在圖1a所示的實施例中，圖示左側(cè)上的硅互連106可連接到第一電壓源va，并且圖示右側(cè)上的硅互連106可連接到第二電壓源vb。在每個轉(zhuǎn)移頭部102可操作為雙極轉(zhuǎn)移頭部的情況下，電壓源va和vb可同時施加相反電壓，使得在相應(yīng)轉(zhuǎn)移頭部102中的硅電極110中的每一個均具有相反電壓。

現(xiàn)在參考圖1b，提供了組合平面圖圖示和沿圖1a的線v-v、w-w、x-x、y-y和z-z截取的組合橫截面?zhèn)纫晥D圖示。組合視圖不是對用于所示的所有不同特征的精確相對位置的表示，相反組合視圖將圖1a中不同位置的具體特征組合在單個圖示中從而更容易表示處理序列。例如，盡管橫截面?zhèn)纫晥D圖示示出了對應(yīng)于一個硅電極110的一個通孔120，但是從圖1a清楚的是，一個通孔120可沿一個或多個硅互連104與多個硅電極110電連接。如圖所示，線v-v和z-z沿相鄰硅電極110之間的一個或多個溝槽116。再次參考圖1a，一個或多個溝槽116可圍繞所有硅電極110形成，并且位于硅互連104、106之間。如圖所示，線w-w和y-y沿背側(cè)通孔120。如圖所示，線x-x橫跨包括硅電極對110的雙極轉(zhuǎn)移頭部。

仍然參考圖1b，硅電極110包括臺面結(jié)構(gòu)112和任選地電極引線114，其中臺面結(jié)構(gòu)112為硅電極110的升高部分。電介質(zhì)層118可覆蓋硅電極對110的頂表面。電介質(zhì)層118還可以覆蓋橫向位于用于雙極轉(zhuǎn)移頭部102中的硅電極對110的臺面結(jié)構(gòu)對112之間的臺面結(jié)構(gòu)112的側(cè)表面。通孔開口120a從基礎(chǔ)襯底的背側(cè)延伸穿過基礎(chǔ)襯底130到定位硅互連106的圖案化硅層140。在圖1b所圖示的特定實施例中，通孔開口120a延伸穿過氧化物埋層124并且端接圖案化硅層140的定位硅互連106的底表面處。鈍化層132形成在基礎(chǔ)襯底130的背側(cè)上，并且鈍化層133形成在通孔開口120a內(nèi)的側(cè)表面上。在基礎(chǔ)襯底由硅組成的情況下，鈍化層132、133絕緣通孔120之間的電短路。氧化物埋層124還絕緣硅電極110和硅互連104、106之間的電短路。

現(xiàn)在參考圖2a-2b、圖3a-3b、圖4a-4b和圖5a-5b，并排示出了根據(jù)本發(fā)明的實施例的各種不同轉(zhuǎn)移頭部陣列構(gòu)型。應(yīng)當(dāng)理解，盡管單獨示出和描述了以下變型，但是變型不必彼此不兼容，并且可以在一個或多個實施例中以任何適合方式組合所述變型。

圖2a-2b是上述參照圖1b的組合平面圖圖示和組合橫截面?zhèn)纫晥D圖示。圖3a-3b、圖4a-4b和圖5a-5b為類似于圖1b中的那些準(zhǔn)備的組合平面圖圖示和組合橫截面?zhèn)纫晥D圖示。因此，組合視圖不是對于所示的所有不同特征的精確相對位置的表示，相反組合視圖將圖1a中先前標(biāo)識的不同位置處的具體特征組合，從而更容易地表示處理序列中的特定變型。

如先前參照圖1b所述的，圖2a-2b中所示的通孔120從基礎(chǔ)襯底130的背側(cè)延伸穿過基礎(chǔ)襯底到圖案化硅層140。在一個實施例中，通孔120接觸圖案化硅層140中的一個或多個硅總線互連部106。在其他實施例中，通孔120可接觸圖案化硅層140中的其他特征或硅互連。沿線w-w的通孔120可電連接到與第一電壓源va連接的第一硅互連106，并且沿線y-y的通孔120可電連接到與第二電壓源vb連接的第二硅互連106。在所示的特定實施例中，通孔開口120a延伸穿過氧化物埋層124并且端接硅互連106的底表面處。鈍化層132形成在基礎(chǔ)襯底130的背側(cè)上和通孔開口120a內(nèi)的側(cè)表面上。導(dǎo)電層122形成在鈍化層133上并且與硅互連106的底表面電接觸。在所示的特定實施例中，導(dǎo)電層122并未完全填充通孔開口120a，而導(dǎo)電層122物理分離和電分離從而防止連接到不同電壓源va、vb的通孔120之間的短路。在一個實施例中，電連接到相同電壓源的通孔120可以或者可以不物理連接和電連接。例如，導(dǎo)電層122可跨越圖1a的左側(cè)上的通孔120兩端并且還與從圖1a的右側(cè)上的沿y-y截取的通孔120電分離和物理分離。

現(xiàn)在參考圖3a-3b，在一個實施例中，頂側(cè)通孔開口120b可形成在背側(cè)通孔開口120b上方以形成通孔120。如在以下描述中更明顯的，頂側(cè)通孔開口120b可形成以與硅互連106電接觸并且形成穿過氧化物埋層124的開口，而不存在相關(guān)聯(lián)的平版印刷挑戰(zhàn)，不會不利地影響沿通孔開口120a的側(cè)壁的鈍化層133。導(dǎo)電層123可任選地形成在硅互連106的暴露頂表面上方以及在硅互連106的內(nèi)側(cè)表面內(nèi)。以此方式，在硅互連106的頂表面上方部分地形成導(dǎo)電層123可提供更大的用于與硅互連106歐姆接觸的表面積。根據(jù)一些實施例，由于硅互連106與soi結(jié)構(gòu)的頂表面比soi結(jié)構(gòu)的背側(cè)表面更接近，所以相對于從soi結(jié)構(gòu)的背表面，可從soi結(jié)構(gòu)的頂表面上方在硅互連106的內(nèi)側(cè)表面內(nèi)更有效地形成一層導(dǎo)電層123。導(dǎo)電層123可由與導(dǎo)電層122相同或不同的材料形成。導(dǎo)電層122、123可沿通孔120側(cè)表面形成連續(xù)導(dǎo)電層。

現(xiàn)在參考圖4a-4b，在一個實施例中，背側(cè)通孔開口120a包括錐形側(cè)壁，從而更有效地形成沿通孔開口120a的側(cè)壁的鈍化層133和鈍化層133上以及硅互連106的內(nèi)側(cè)表面上的導(dǎo)電層122。應(yīng)當(dāng)理解，盡管圖4a-4b示為圖3a-3b的變型，但是背側(cè)通孔開口120a中的錐形側(cè)壁的特征可與圖2a-2b中所示的實施例相結(jié)合，并且頂側(cè)通孔開口120b對于背側(cè)通孔開口120a中的錐形側(cè)壁的形成不需要。例如，錐形側(cè)壁可部分地緩解與從背側(cè)通孔開口120a在氧化物埋層124中形成開口相關(guān)聯(lián)的平板印刷挑戰(zhàn)，同時不會不利地影響沿通孔開口120a的側(cè)壁的鈍化層133。

現(xiàn)在參考圖5a-5b，在一個實施例中，電介質(zhì)層118可被部分或全部去除。在圖5a-5b所示的特定實施例中，電介質(zhì)層118從臺面結(jié)構(gòu)112上方被去除。第二電介質(zhì)層126形成在臺面結(jié)構(gòu)112的頂表面上方和轉(zhuǎn)移頭部的剩余外形上方，可包括電介質(zhì)層118的部分。電介質(zhì)層126還可覆蓋頂側(cè)通孔開口120b和對應(yīng)的導(dǎo)電層123，并且可部分或全部填充硅互連106內(nèi)的頂側(cè)通孔開口120b。在一個實施例中，電介質(zhì)層126比電介質(zhì)層118具有較高介電常數(shù)和/或介電擊穿強度。在一個實施例中，電介質(zhì)層118為熱生長sio2，并且電介質(zhì)層126為原子層沉積(ald)的sio2、al2o3、ta2o5或ruo2。應(yīng)當(dāng)理解，盡管圖5a-5b圖示為圖4a-4b的變型，但是電介質(zhì)層126的特征可與圖2a-2b和圖3a-3b所示的實施例相結(jié)合，并且頂側(cè)通孔開口120b或背側(cè)通孔開口120a中的錐形側(cè)壁對于電介質(zhì)層126的形成不是必須的。

圖6a-14b示出了根據(jù)本發(fā)明的實施例的形成包括背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的方法。最初，處理序列可開始于如圖6a-6b所示的可商購獲得的soi襯底。soi襯底可包括基礎(chǔ)襯底130、頂部硅器件層140、位于基礎(chǔ)襯底和頂部硅器件層之間的氧化物埋層124、以及背側(cè)鈍化層132。在一個實施例中，基礎(chǔ)襯底為具有500μm+/-50μm的厚度的(100)硅處理晶圓，氧化物埋層124為1μm+/-0.1μm厚，以及頂部硅器件層為7-20μm+/-0.5μm厚。頂部硅器件層還可被摻雜以提高導(dǎo)電性。例如，大約1017cm-3的磷摻雜物濃度形成小于0.1歐姆-厘米的電阻率。在一個實施例中，背側(cè)鈍化層132為具有最高至約2μm的厚度的熱氧化物，其近似為對于硅的熱氧化的上限。

掩模層142然后可形成在硅器件層140上方，如圖7a-7b所圖示。掩模層142可被沉積，或者從硅器件層140熱生長。在一個實施例中，掩模層142為具有約0.1μm厚度的熱生長sio2層。在一個實施例中，在掩模層142為熱生長sio2的情況下，掩模層142具有顯著小于氧化物(sio2)埋層124的厚度的厚度，從而在去除圖案化掩模層期間保持部分圖案化soi結(jié)構(gòu)的結(jié)構(gòu)穩(wěn)定性。

參考圖8a-8b，掩模層142然后被圖案化以形成對應(yīng)于硅電極的臺面結(jié)構(gòu)的島144陣列。在一個實施例中，掩模層為熱生長sio2層，并且通過施加正性光致抗蝕劑、暴露以及用氫氧化鉀(koh)顯影液去除光致抗蝕劑的未顯影區(qū)域來形成島144。然后使用適合的技術(shù)，諸如離子銑、等離子蝕刻、反應(yīng)離子蝕刻(rie)或反應(yīng)離子束蝕刻(rire)、電子回旋共振(ecr)或感應(yīng)耦合等離子體(icp)來干法蝕刻掩模層142以形成島144，停止在硅層140上。如果不需要高程度各向異性蝕刻，則可使用利用等離子蝕刻劑諸如cf4、sf6或nf3的干法等離子蝕刻技術(shù)。然后用o2灰化隨后食人魚蝕刻(piranhaetch)去除圖案化光致抗蝕劑，得到圖8a-8b所示的結(jié)構(gòu)。

在一個實施例中，然后背側(cè)通孔開口120a在soi襯底中形成。最初，如圖9a-9b所示，背側(cè)通孔開口形成穿過背側(cè)鈍化層132和基礎(chǔ)襯底130，停止在氧化物埋層124上。在一個實施例中，通過在背側(cè)鈍化層132上施加圖案化正性光致抗蝕劑，之后蝕刻暴露的鈍化層133并且干法反應(yīng)離子蝕刻(drie)基礎(chǔ)襯底130來形成圖9a-9b中所圖示的背側(cè)通孔開口120a，停止在氧化物埋層124上。另選地使用濕法蝕刻劑諸如koh來蝕刻基礎(chǔ)襯底130。然而，koh濕法蝕刻劑優(yōu)選在(100)平面上侵蝕硅，并且可產(chǎn)生各向異性v型蝕刻?？舍槍Ρ硞?cè)通孔開口120a中的更多垂直側(cè)壁選擇drie蝕刻。在蝕刻基礎(chǔ)襯底130之后，可通過o2灰化隨后食人魚蝕刻去除圖案化正性光致抗蝕劑，得到圖9a-9b中所圖示的結(jié)構(gòu)。

參考圖10a-11b，在兩部分蝕刻序列對硅電極110和硅互連104、106圖案化。首先，如圖10a-10b所圖示，通過限定硅電極和硅互連104、106的圖案來部分蝕刻頂部硅層140。在一個實施例中，這可利用薄的圖案化正性光致抗蝕劑以定時蝕刻對7-10μm厚度的頂部硅層140進行drie蝕刻約5μm來實現(xiàn)。根據(jù)本發(fā)明的實施例，光致抗蝕劑117中的開口(僅如圖10a所圖示)對應(yīng)于圖10a的邊緣上用于限定硅電極110和硅互連104、106的溝槽116的尺寸，然而，島144上方的對應(yīng)于硅電極臺面結(jié)構(gòu)112之間的間隙的開口可大于島144之間的間隙。以此方式，圖案化硬掩模層142中的島144可用于形成硅電極臺面結(jié)構(gòu)112，其中臺面結(jié)構(gòu)之間的間隙分辨率在與單獨使用光致抗蝕劑相比時更高。可使用o2灰化隨后食人魚蝕刻去除圖案化正性光致抗蝕劑。第二，如圖11a-11b中所圖示，在島144仍然存在的情況下，使用島144作為掩模繼續(xù)drie蝕刻以形成包括突起的臺面結(jié)構(gòu)112和硅互連104、106的硅電極110，停止在下面的氧化物埋層124上。在蝕刻硅層140完成時，執(zhí)行干法蝕刻技術(shù)以去除約0.1μm的島144。在一個實施例中，在僅去除0.1μm的氧化物，并且掩埋氧化物124約為1.0μm厚的情況下，不去除暴露的掩埋氧化物124的大部分。根據(jù)本發(fā)明的實施例，掩埋氧化物124為部分圖案化soi結(jié)構(gòu)提供結(jié)構(gòu)穩(wěn)定性并且在去除島144期間不去除掩埋氧化物124的大部分。如圖11b所圖示，在溝槽116中圍繞硅電極并且在互連部之間暴露氧化物埋層124。

現(xiàn)在參考圖12a-12b，隨后可氧化soi晶圓的正面和背面以鈍化硅電極、硅互連和背側(cè)通孔開口。在一個實施例中，可執(zhí)行高溫濕法氧化以在硅電極110上、臺面結(jié)構(gòu)112之間、在硅互連104、106上以及溝槽116內(nèi)生長約1μm厚的氧化物層118。約1μm厚的氧化物層133也同時生長在沿基礎(chǔ)襯底130的側(cè)壁的背側(cè)通孔開口120a內(nèi)。

隨后執(zhí)行使用適當(dāng)?shù)母煞ㄎg刻技術(shù)的干法氧化物蝕刻以在背側(cè)通孔開口120a內(nèi)的氧化物埋層124中產(chǎn)生開口，以暴露形成硅互連106的圖案化硅層140的底表面，如圖13a-13b所圖示。在一個實施例中，在soi晶圓的背側(cè)上方和背側(cè)通孔開口120a內(nèi)形成薄的正性光致抗蝕劑并且對其圖案化。隨后蝕刻氧化物埋層124以暴露硅層140的底表面。如圖所示，氧化物埋層124中的開口比基礎(chǔ)襯底130內(nèi)的開口(包括氧化物層133)較小(例如，較小直徑或截面積)。以此方式，在氧化物埋層124內(nèi)具有比在基礎(chǔ)襯底(包括氧化物層133)中較小的開口保護免于不利地蝕刻穿過氧化物層133，或者底切氧化物層133以及使背側(cè)通孔120與基礎(chǔ)襯底130電短路。由于平版印刷容限和分辨率性能，氧化物埋層124內(nèi)的開口具有大于10μm的最小橫截面積。

現(xiàn)在參考圖14a-14b，圖案化導(dǎo)電層122形成于通孔開口120a內(nèi)的鈍化層133上并且與硅互連106的底表面電接觸。在一個實施例中，通過陰影掩模的噴濺法來形成圖案化導(dǎo)電層122。在一個實施例中，圖案化導(dǎo)電層122包括500埃厚的第一層鈦(ti)、500埃厚的中間層鈦-鎢(tiw)和1μm到2μm厚的外層金(au)。在一個實施例中，圖案化導(dǎo)電層122與硅互連106進行歐姆接觸。在形成圖案化導(dǎo)電層122之后，隨后例如可利用激光切割來切割soi襯底以形成多個轉(zhuǎn)移頭部，所述多個轉(zhuǎn)移頭部各自包括與硅互連104、106和通孔120互連的轉(zhuǎn)移頭部陣列102，所述通孔從基礎(chǔ)襯底130的背側(cè)延伸穿過基礎(chǔ)襯底到圖案化硅層140，以將硅電極110與轉(zhuǎn)移頭部組件的工作電路電連接。

圖15a-18b示出了根據(jù)本發(fā)明的實施例的形成包括頂側(cè)和背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的方法。轉(zhuǎn)向圖15a-15b的處理序列可與圖6a-12b的處理序列相同。在圖15a-15b中所示的實施例中，在背側(cè)通孔開口120a正上方的頂部電介質(zhì)層118中形成開口?？捎煤竦膱D案化正性光致抗蝕劑隨后干法蝕刻頂部電介質(zhì)層118來在頂部電介質(zhì)層118中形成開口。隨后可通過o2灰化隨后食人魚蝕刻去除圖案化光致抗蝕劑，得到圖15a-15b中的結(jié)構(gòu)。

現(xiàn)在參考圖16a-16b，在硅層140和氧化物埋層124中形成開口以形成與背側(cè)通孔開口120a連通的頂側(cè)通孔開口120b。通過形成厚的圖案化正性光致抗蝕劑，隨后drie蝕刻硅層140停止在氧化物埋層124上，之后rie穿過氧化物埋層124，可在硅層140和氧化物埋層124中形成開口。然后通過o2灰化然后食人魚蝕刻去除圖案化光致抗蝕劑，得到圖16a-16b中的結(jié)構(gòu)。以此方式，當(dāng)形成頂側(cè)通孔開口120b時形成穿過氧化物埋層124的開口可避免與形成氧化物埋層124中從soi結(jié)構(gòu)的背側(cè)的開口相關(guān)聯(lián)的平版印刷挑戰(zhàn)，不會不利地影響沿通孔開口120a的側(cè)壁的鈍化層133。

隨后圖案化導(dǎo)電層123可形成在硅互連106的暴露頂表面上方以及硅互連106的內(nèi)側(cè)表面內(nèi)，如圖17a-17b所圖示。以此方式，在硅互連106的頂表面上方部分形成導(dǎo)電層123可提供用于與硅互連106的歐姆接觸的更大表面積。由于硅互連106到soi結(jié)構(gòu)頂表面比到soi結(jié)構(gòu)的背側(cè)表面更接近，根據(jù)一些實施例，與從soi結(jié)構(gòu)的背表面相反，從soi結(jié)構(gòu)的頂表面上方在硅互連106的內(nèi)側(cè)表面內(nèi)形成一層導(dǎo)電層123可能更有效。在一個實施例中，通過陰影掩模的噴濺法形成圖案化導(dǎo)電層123。在一個實施例中，圖案化導(dǎo)電層123包括500埃厚的第一層鈦(ti)、500埃厚的中間層鈦-鎢(tiw)和1μm到2μm厚的外層金(au)。在一個實施例中，圖案化導(dǎo)電層123與硅互連106進行歐姆接觸。

現(xiàn)在參考圖18a-18b，圖案化導(dǎo)電層122可形成在通孔開口120a內(nèi)的鈍化層133上并且與圖案化導(dǎo)電層123電接觸。導(dǎo)電層122可由與導(dǎo)電層123相同或不同材料形成，并且可具有相同或不同的厚度。在一個實施例中，導(dǎo)電層123具有較厚層的金。在形成圖案化導(dǎo)電層122、123之后，隨后可例如使用激光切割來切割soi襯底以形成多個轉(zhuǎn)移頭部，所述多個轉(zhuǎn)移頭部各自包括與硅互連104、106和通孔120互連的轉(zhuǎn)移頭部陣列102，所述通孔從基礎(chǔ)襯底130的背側(cè)延伸穿過基礎(chǔ)襯底到圖案化硅層140，并且穿過圖案化硅層140以將硅電極110與轉(zhuǎn)移頭部組件的工作電路電連接。

圖19a-28b示出了根據(jù)本發(fā)明的實施例的形成包括具有錐形側(cè)壁的背側(cè)通孔開口的雙極微型器件轉(zhuǎn)移頭部的方法。轉(zhuǎn)向圖19a-19b的處理序列可與圖6a-8b的處理序列相同。在圖19a-19b所示的實施例中，圖案化硬掩模層150形成在背側(cè)鈍化層132上方以用于圖案化背側(cè)鈍化層?？捎萌魏芜m當(dāng)?shù)姆椒ǎT如化學(xué)氣相沉積(cvd)或等離子體增強化學(xué)氣相沉積(pecvd)來沉積硬掩模層150。在一個實施例中，沉積2μm厚的經(jīng)過pecvd的氮化硅硬掩模層150，隨后沉積厚的圖案化正性光致抗蝕劑。隨后使用rie來蝕刻硬掩模層150和背側(cè)鈍化層132以形成停止于基礎(chǔ)襯底130上的開口。通過o2灰化之后進行食人魚蝕刻和短hf浸蘸法去除圖案化光致抗蝕劑，得到圖19a-19b中的結(jié)構(gòu)。

現(xiàn)在參考圖20a-20b，然后將背側(cè)通孔開口120a蝕刻到基礎(chǔ)襯底130中。在一個實施例中，使用適合的蝕刻溶液諸如koh來執(zhí)行單側(cè)濕法蝕刻，以在基礎(chǔ)襯底130中形成具有錐形側(cè)壁的背側(cè)通孔開口120a并且停止于氧化物埋層124上。如圖所示，基礎(chǔ)襯底130的底表面處的通孔開口120a比與氧化物埋層124界面處的基礎(chǔ)襯底130的頂表面處更寬或者具有較大截面積。在基礎(chǔ)襯底130為(100)硅的情況下，koh濕法蝕刻劑可優(yōu)選在(100)平面中侵蝕硅，以產(chǎn)生所示的v型蝕刻結(jié)構(gòu)。圖案化硬掩模層150可隨后使用毯式氮化物蝕刻溶液去除，如圖21a-21b所圖示。

圖22a-24b的以下處理序列可與參照圖10a-12b上述的處理序列相同，并且圖25a-28b的以下處理序列可與參照圖15a-18b的上述處理序列相同。應(yīng)當(dāng)理解，盡管用于形成圖28a-28b中所示的最終結(jié)構(gòu)的處理序列包括背側(cè)通孔開口120a中的錐形側(cè)壁以及頂側(cè)通孔開口120b，但是對于背側(cè)通孔開口120a中的錐形側(cè)壁的形成不需要頂側(cè)通孔開口120b。

圖29a-32b示出了根據(jù)本發(fā)明的實施例的形成包括替換電極電介質(zhì)的雙極微型器件轉(zhuǎn)移頭部的方法。轉(zhuǎn)向圖29a-29b的處理序列可與圖6a-8b和圖19a-24b的處理序列相同?，F(xiàn)在參考圖29a-29b，在一個實施例中，開口形成在背側(cè)通孔開口120a正上方和臺面結(jié)構(gòu)112正上方的頂部電介質(zhì)層118中。在所示的特定實施例中，未從雙極電極轉(zhuǎn)移頭部102中相鄰臺面結(jié)構(gòu)112之間完全去除電介質(zhì)層118?？衫煤竦膱D案化正性光致抗蝕劑之后干法蝕刻頂部電介質(zhì)層118來在電介質(zhì)層118中形成開口。然后通過o2灰化以及之后食人魚蝕刻去除圖案化光致抗蝕劑。隨后在硅層140和氧化物埋層124中形成開口，以形成與背側(cè)通孔開口120a連通的頂側(cè)通孔開口120b?？赏ㄟ^形成厚的圖案化正性光致抗蝕劑、之后drie硅層140停止于氧化物埋層124上、之后rie穿過氧化物埋層124來在硅層140和氧化物埋層124中形成開口。隨后通過o2灰化和之后的食人魚蝕刻去除圖案化光致抗蝕劑，得到圖29a-29b中的結(jié)構(gòu)。

圖案化導(dǎo)電層123隨后形成在硅互連106的暴露頂表面上方以及硅互連106的內(nèi)側(cè)表面內(nèi)，如圖30a-30b中所示。以此方式，在硅互連106的頂表面上方部分形成導(dǎo)電層123可提供用于與硅互連106歐姆接觸的較大表面積。由于硅互連106到soi結(jié)構(gòu)的頂表面比到soi結(jié)構(gòu)的背側(cè)表面更靠近，根據(jù)一些實施例，與從soi結(jié)構(gòu)的背表面相反，從soi結(jié)構(gòu)的頂表面上方在硅互連106的內(nèi)側(cè)表面內(nèi)形成一層導(dǎo)電層123可能更有效。在一個實施例中，通過陰影掩模的噴濺法形成圖案化導(dǎo)電層123。在一個實施例中，圖案化導(dǎo)電層123包括500埃厚的第一層鈦(ti)、500埃厚的中間層鈦-鎢(tiw)和1μm到2μm厚的外層金(au)。在一個實施例中，圖案化導(dǎo)電層123與硅互連106進行歐姆接觸。

圖案化導(dǎo)電層122可形成在通孔開口120a內(nèi)的鈍化層133上并且與圖案化導(dǎo)電層123電接觸，如圖31a-31b中所圖示。導(dǎo)電層122可由與導(dǎo)電層123相同或不同的材料形成，并且可具有相同或不同的厚度。在一個實施例中，導(dǎo)電層123具有較厚層的金。導(dǎo)電層122、123可形成沿通孔120側(cè)表面的連續(xù)導(dǎo)電層。

現(xiàn)在參考圖32a-32b，第二電介質(zhì)層可毯式沉積在圖案化soi層疊的頂表面上方，同時提供背側(cè)保護。如圖所示，第二電介質(zhì)層126形成在臺面結(jié)構(gòu)112上、電介質(zhì)層118上和通孔120中。在一個實施例中，第二電介質(zhì)層126形成在通孔開口120內(nèi)與圖案化硅層140相鄰。在一個實施例中，第二電介質(zhì)層可具有比電介質(zhì)層118更高的介電常數(shù)或介電擊穿強度，并且具有0.5μm–10μm的厚度。例如，第二電介質(zhì)層126為通過原子層沉積(ald)的al2o3、ta2o5或hfo2層。在電介質(zhì)層126形成之后，隨后例如可利用激光切割來切割soi襯底以形成多個轉(zhuǎn)移頭部。

根據(jù)本發(fā)明的實施例，覆蓋臺面結(jié)構(gòu)112的電介質(zhì)層118或126具有適當(dāng)?shù)暮穸群徒殡姵?shù)以用于實現(xiàn)用于微型器件轉(zhuǎn)移頭部的所需握持力，并且具有足夠的介電強度從而在工作電壓下不擊穿。圖33是示出了根據(jù)本發(fā)明的實施例的將微型器件陣列拾取并且從承載襯底轉(zhuǎn)移到接收襯底的方法的流程圖。在操作3310處，轉(zhuǎn)移頭部陣列定位于承載襯底上的微型器件陣列上方。圖34是根據(jù)本發(fā)明的實施例的定位在承載襯底200上的微型器件陣列上方的微型器件轉(zhuǎn)移頭部陣列102的橫截面?zhèn)纫晥D圖示。在操作3320處，微型器件陣列與轉(zhuǎn)移頭部陣列接觸。在另選的實施例中，轉(zhuǎn)移頭部陣列定位于微型器件陣列上方，具有使它們分開的不顯著影響握持力的適當(dāng)氣隙，例如1nm到10nm，。圖35是根據(jù)本發(fā)明的實施例的與微型器件陣列202接觸的微型器件轉(zhuǎn)移頭部陣列102的橫截面?zhèn)纫晥D圖示。如圖所示，轉(zhuǎn)移頭部陣列202的節(jié)距為微型器件陣列202節(jié)距的整數(shù)倍。在操作3330處，電壓施加于轉(zhuǎn)移頭部陣列102。電壓可從轉(zhuǎn)移頭部組件160內(nèi)的通過通孔120與轉(zhuǎn)移頭部陣列電接觸的工作電路來施加。在操作3340處，利用轉(zhuǎn)移頭部陣列拾取微型器件陣列。圖36是根據(jù)本發(fā)明的實施例的拾取微型器件陣列202的轉(zhuǎn)移頭部陣列102的橫截面?zhèn)纫晥D圖示。在操作3350處，微型器件陣列隨后被釋放到接收襯底上。例如，接收襯底可以是但不限于顯示襯底、發(fā)光襯底、具有諸如晶體管或ic的功能器件的襯底或者具有金屬重新分布線的襯底。圖37是根據(jù)本發(fā)明的實施例的釋放到接收襯底300上的微型器件陣列202的橫截面?zhèn)纫晥D圖示。

盡管在圖33中依次示出了操作3310-3350，但應(yīng)當(dāng)理解，實施例不受此限制并且可執(zhí)行另外的操作以及可以不同序列執(zhí)行某些操作。例如，在一個實施例中，執(zhí)行操作以在拾取微型器件之前或之時在將微型器件連接到承載襯底的鍵合層中產(chǎn)生相變。例如，鍵合層可具有小于350℃，或者更具體地說小于200℃的液相溫度。鍵合層可由為承載襯底提供黏合力的材料、以及可容易釋放微型材料的介質(zhì)形成。在一個實施例中，鍵合層為諸如銦或銦合金的材料。如果利用微型器件拾取鍵合層的一部分，則可執(zhí)行另外的操作來在隨后處理期間控制鍵合層部分的相。例如，可從定位于轉(zhuǎn)移頭部組件160、承載襯底200和/或接收襯底300內(nèi)的熱源向鍵合層施加熱。

而且，可以各種次序執(zhí)行施加電壓以在微型器件上產(chǎn)生握持力的操作3330。例如，可在微型器件陣列與轉(zhuǎn)移頭部陣列接觸之前，在微型器件與轉(zhuǎn)移頭部陣列接觸之時，或者在微型器件與轉(zhuǎn)移頭部陣列接觸之后施加電壓。還可以在鍵合層中產(chǎn)生相變之前、之時或之后施加電壓。

如果轉(zhuǎn)移頭部102包括雙極硅電極，則在每個轉(zhuǎn)移頭部102中在硅電極對兩端施加交流電壓，使得在負(fù)電壓施加到一個硅電極時的特定點處，正電壓施加到該對電極中的另一個硅電極，并且反之亦然從而產(chǎn)生拾取壓力。從轉(zhuǎn)移頭部102釋放微型器件可利用各種方法實現(xiàn)，包括關(guān)閉電壓源、降低硅電極對兩端的電壓、改變ac電壓的波形、以及將電壓源接地。

根據(jù)本發(fā)明的實施例，描述了形成轉(zhuǎn)移頭部陣列的方式和操作轉(zhuǎn)移頭部陣列來轉(zhuǎn)移微型器件陣列的方式?？衫帽景l(fā)明的實施例來轉(zhuǎn)移各種微型器件，諸如但不限于二極管、led、晶體管、ic和mems。在一個實施例中，可利用轉(zhuǎn)移頭部陣列來轉(zhuǎn)移準(zhǔn)備好用于拾取的微型led器件陣列，諸如在美國專利申請13/372,222和美國專利申請13/458,932中描述的結(jié)構(gòu)，所述兩個專利申請以引用方式并入本文。

在利用本發(fā)明的各個方面時，對本領(lǐng)域技術(shù)人員明顯的是，以上實施例的組合或變型可能用于形成微型器件轉(zhuǎn)移頭部和頭部陣列，以及用于轉(zhuǎn)移微型器件和微型器件陣列。盡管以對結(jié)構(gòu)特征和/或方法行為的特定語言描述了本發(fā)明，但應(yīng)當(dāng)理解，所附權(quán)利要求所限定的本發(fā)明不必限于所述的特定特征或行為。所公開的特定特征或行為被理解為受權(quán)利要求書保護的本發(fā)明的非常地順利的實施以用于對本發(fā)明進行舉例說明。