本發(fā)明屬于模擬集成電路技術(shù)領(lǐng)域，具體的說涉及一種交流換相檢測電路。

背景技術(shù)：

隨著便攜式電子產(chǎn)品的快速發(fā)展，開關(guān)電源逐步向高效、節(jié)能的方向發(fā)展，為了實現(xiàn)交變信號的檢測、控制或調(diào)節(jié)的目的，同步整流的控制模式以更低的導(dǎo)通損耗而得到廣泛的應(yīng)用。本發(fā)明設(shè)計了一種適用于同步整流模式開關(guān)電源的過零檢測電路。目前的過零檢測電路有以下幾個問題：1,過零點漂移，由于信號不穩(wěn)定、噪聲等因素的影響，在零點附近輸入值時常發(fā)生抖動，這樣容易把這些抖動誤判為多次過零。2，相位延遲，當(dāng)系統(tǒng)的功率因子補位1時，過零檢測電路會出現(xiàn)過零點漂移和相位的延遲。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的，是為了解決現(xiàn)有過零檢測電路在系統(tǒng)功率因子變化時不能給出完整的過零及相位信息，提出了一種交流換相檢測電路。本發(fā)明可以在系統(tǒng)功率因數(shù)變化時檢測到該變化并且選擇輸出正確的過零信息及相位信息。

本發(fā)明的技術(shù)方案為：一種交流換相檢測電路，包括第一檢測電路A，第二檢測電路B，輸出選擇構(gòu)成。

如圖2所示為交流換相電路的第一檢測電路A，包括比較器電路，邏輯輸出電路，反饋回路構(gòu)成。

如圖2所示，所述比較器由第一二極管D1、第二二極管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6構(gòu)成，其中第一二極管的正極接外部交流輸入信號，其負(fù)極接第一電阻R1的一端，R1的另一端接第一NMOS管N1的漏極，第一NMOS管N1的源極連接第一PMOS管P1的柵極與第三電阻R3的一端與第六電阻R6的一端；第二二極管的正極接外部交流輸入信號，其負(fù)極接第二電阻R2的一端，R2的另一端接第二NMOS管N2的漏極，第二NMOS管N2的源極連接第二PMOS管P2的柵極與第四電阻R4的一端與第五電阻R5的一端；第一PMOS管P1的漏極接第五電阻R5的另一端，第二PMOS管P2的漏極接第六電阻R6的另一端；第一NMOS管N1的柵極第二NMOS管N2的柵極、第三電阻R3的另一端與第四電阻R4的另一端接地；第一PMOS管P1的源極與邏輯輸出電 路的第一NPN管Q1的基極，與第九電阻R9的一端，與第三NMOS管N3的漏極連接；第二PMOS管P2的源極與邏輯輸出電路的第二NPN管Q2的基極，與第十電阻R10的一端，與第四NMOS管N4的漏極連接。

所述邏輯輸出電路由兩部分構(gòu)成，第一部分由第一NPN管Q1、第九電阻R9、第十一電阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4組成。第二部分由第二NPN管Q2、第十電阻R10、第十二電阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8組成。其中第一NPN管N1的發(fā)射極與第九電阻R9的另一端連接，第一NPN管N1的集電極與第十一電阻R11的一端，與第一反相器INV1的正極，與第三反相器INV3的正極連接；第一反相器INV1的負(fù)極與第二反相器INV2的正極連接，第十一電阻R11的另一端接電源，第二反相器INV2的負(fù)極為輸出端口；第二NPN管N2的發(fā)射極與第十電阻R10的另一端連接，第二NPN管N2的集電極與第十二電阻R12的一端，與第五反相器INV5的正極，與第七反相器INV7的正極連接；第五反相器INV5的負(fù)極與第六反相器INV6的正極連接，第十二電阻R12的另一端接電源，第六反相器INV6的負(fù)極為輸出端口。

所述反饋回路由兩部分構(gòu)成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七電阻R7構(gòu)成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八電阻R8構(gòu)成；其中第三反相器INV3的負(fù)極接第四反相器INV4的正極，第四反相器INV4的負(fù)極接第三NMOS管N3的柵極，第三NMOS管N3的源極接第七電阻R7的一端，第七電阻R7的另一端接地；其中第七反相器INV7的負(fù)極接第八反相器INV8的正極，第八反相器INV8的負(fù)極接第四NMOS管N4的柵極，第四NMOS管N4的源極接第八電阻R8的一端，第八電阻R8的另一端接地。

如圖3為交流檢測電路的第二檢測電路B，包括兩個比較器，偏置電路部分，反饋回路構(gòu)成。

如圖3所示，所述兩個比較器由第五NPN管N5，第六NPN管N6，第七NPN管N7，第八NPN管N8，第九NPN管N9，第十NPN管N10，第十一NPN管N11，第十二NPN管N12，第十三NPN管N13，第十四NPN管N14，第三PNP管P3，第四PNP管P4，第五PNP管P5，第六PNP管P6，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，第十七電阻R17，第十八電阻R18構(gòu)成。其中第五NPN管N5的源極與第十五電阻R15的一端連接，與第十七電阻R17的一端連接，與第九NPN管N9的柵極連接，與第十三NPN管N13的柵極連接；第六NPN管N6的源極與第十六電阻R16的一端連接，與第十八電阻 R18的一端連接，與第十NPN管N10的柵極連接，與十二NPN管N12的柵極連接；第五NPN管N5的漏極與第十三電阻R13的一端連接；第十三電阻R13的另一端與輸入AC+連接；第六NPN管N6的漏極與第十四電阻R14的一端連接；第十四電阻R14的另一端與輸入AC-連接；第十七電阻R17的另一端與第七NPN管N7的漏極連接；第七NPN管N7的柵極B2點與反饋回路B1點連接；第十八電阻R18的另一端與第八NPN管N8的漏極連接；第八NPN管N8的柵極A2點與反饋回路A1點連接；第三PNP管P3的柵極與第三PNP管P3的漏極連接，與第四PNP管P4的柵極連接，與第九NPN管N9的漏極連接；第五PNP管P5的柵極與第五PNP管P5的漏極連接，與第六PNP管P6的柵極連接，與第十二NPN管N12的漏極連接；第四PNP管P4的漏極與第十NPN管N10的漏極連接，與第九PNP管P9的柵極連接；第六PNP管P6的漏極與第十三NPN管N13的漏極連接，與第十PNP管P10的柵極連接；第十一NPN管N11的漏極與第九NPN管N9的源極連接，與第十NPN管N10的源極連接；第十四NPN管N14的漏極與第十二NPN管N12的源極連接，與第十三NPN管N13的源極連接；第三PNP管P3的源極與第四PNP管P4的源極與第五PNP管P5的源極與第六PNP管P6的的源極與電源電壓連接；第五NPN管N5的柵極與第六NPN管N6柵極與第十五電阻R15的另一端與第十六電阻R16的另一端與第七NPN管N7的源極與第八NPN管N8的源極與第十一NPN管N11的源極與第十四NPN管N14的源極與地連接。

所述偏置電路由第七PNP管P7，第八PNP管P8，第九PNP管P9，第十PNP管P10，第十五NPN管N15，第十六NPN管N16，第十七NPN管N17，第十九電阻R19構(gòu)成。其中第七PNP管P7的柵極與第七PNP管P7的漏極連接，與第八PNP管P8的柵極連接，與第十九電阻R19的一端連接；第十五NPN管N15的柵極與第十五NPN管N15的漏極與第十六NPN管N16的柵極與第十七NPN管N17的柵極與第十四NPN管N14的柵極與第十一NPN管N11與第八PNP管P8的漏極連接；第十六NPN管N16的漏極與第九PNP管P9的漏極與第九反相器INV9的正極連接；第十七NPN管N17的漏極與第十PNP管P10的漏極與第十反相器INV10的正極連接；第十五NPN管N15的源極與第十六NPN管N16的源極與第十六NPN管N16的源極與第十九電阻R19的另一端連接到地；第七PNP管P7的源極第八PNP管P8的源極與第九PNP管P9的源極與十PNP管P10的源極與電源電壓連接。

所述反饋回路以及輸出由第一電容C1，第二電容C2，第二十電阻R20，第二十一電阻R21，第九反相器INV9，第十反相器INV10，第十一反相器INV11，第十二反相器INV12，第十三反相器INV13，第十四反相器INV14，第十五反相器INV15，第十六反相器INV16，第一或非門NOR1，第二或非門NOR2構(gòu)成。其中第九反相器INV9的負(fù)極與第十三反相器 INV13的正極與第十一反相器INV11的正極連接與輸出VGA1B連接；其中第十反相器INV10的負(fù)極與第十四反相器INV14的正極與第十六反相器INV16的正極連接與輸出VGA2B連接；第十一反相器INV11的負(fù)極與第二十電阻R20的一端連接；第二十電阻R20的另一端與第十二反相器INV12的正極與第一電容C1的一端連接；第十四反相器INV14的負(fù)極與第二十一電阻R21的一端連接；第二十一電阻R21的另一端與第十五反相器INV15的正極與第二電容C2的一端連接；第十三反相器INV13的負(fù)極與第一或非門NOR1的一個輸入連接；第十二反相器INV12的負(fù)極與第一或非門NOR1的另一個輸入連接；第一或非門NOR1的輸出A1與第八NPN管N8的柵極A2連接；第十六反相器INV16的負(fù)極與第二或非門NOR2的一個輸入連接；第十五反相器INV15的負(fù)極與第二或非門NOR2的另一個輸入連接；第二或非門NOR2的輸出B1與第七NPN管N7的柵極B2連接；第一電容C1的另一端與第二電容C2的另一端與地連接。

如圖4為交流換相檢測電路輸出選擇部分。

如圖4所示，過零檢測電路結(jié)構(gòu)選擇輸出部分由第一與門AND1，第十七反相器INV17，第十八反相器INV18，第三或非門NOR3，第四或非門NOR4，第五或非門NOR5，第六或非門NOR6，第七或非門NOR7，第八或非門NOR8構(gòu)成。其中第一與門AND1的輸入一端連接第四或非門NOR4的輸入一端與輸入VGA1B連接；其中第一與門AND1的輸入另一端連接第六或非門NOR6的輸入一端與輸入VGA2B連接；第一與門AND1的輸出與第十七反相器INV17的正極與第十八反相器INV18的正極與第四或非門NOR4的輸入的另一端與第六或非門NOR6的輸入另一端連接；第十七反相器INV17的負(fù)極與第三或非門NOR3的輸入一端連接；第十八反相器INV18的負(fù)極與第五或非門NOR5的輸入一端連接；第三或非門NOR3的輸入另一端與輸入VGA1A連接；第四或非門NOR4的輸入另一端與輸入VGA2A連接；第三或非門NOR3的輸出與第七或非門NOR7輸入一端連接；第四或非門NOR4的輸出與第七或非門NOR7輸入另一端連接；第五或非門NOR5的輸出與第八或非門NOR8輸入一端連接；第六或非門NOR6的輸出與第八或非門NOR8輸入另一端連接；第七或非門NOR7輸出為輸出信號VGA1；第八或非門NOR8輸出為輸出信號VGA2。

本發(fā)明的有益效果為，本發(fā)明提出的一種交流換相檢測電路可以及時判斷系統(tǒng)功率因子的變化情況，并且在系統(tǒng)的功率因子變化時選擇不同的檢測電路輸出來作為最終的交流信號過零以及相位信息輸出。本發(fā)明結(jié)構(gòu)簡單易于集成，能有效提高檢測電路功能輸出的可靠性。

附圖說明

圖1為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)的原理框圖；

圖2為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)第一檢測電路A的一種具體實現(xiàn)示意圖；

圖3為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)第二檢測電路B的一種具體實現(xiàn)示意圖；

圖4為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)選擇輸出結(jié)構(gòu)的一種具體實現(xiàn)示意圖；

圖5為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)第一檢測電路A的仿真結(jié)果示意圖；

圖6為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)第二檢測電路B的仿真結(jié)果示意圖；

具體實施方式

下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：

圖1為本發(fā)明提出的交流換相檢測電路結(jié)構(gòu)的原理框圖。如圖所示，該交流換相檢測電路由三部分組成，第一檢測電路A，第二檢測電路B，以及輸出選擇部分。圖2為第一檢測電路A的一種具體實現(xiàn)示意圖，圖3為第二檢測電路B的一種具體實現(xiàn)示意圖，圖4為選擇輸出結(jié)構(gòu)的一種具體實現(xiàn)示意圖。其中選擇輸出模塊通過判斷電路的功率因子是否為1來選擇哪條輸入作為最終輸出。

如圖2所示為第一檢測電路A，包括比較器電路，邏輯輸出電路，反饋回路構(gòu)成；

如圖2所示，所述比較器由第一二極管D1、第二二極管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6構(gòu)成，其中第一二極管的正極接外部交流輸入信號，其負(fù)極接第一電阻R1的一端，R1的另一端接第一NMOS管N1的漏極，第一NMOS管N1的源極連接第一PMOS管P1的柵極與第三電阻R3的一端與第六電阻R6的一端；第二二極管的正極接外部交流輸入信號，其負(fù)極接第二電阻R2的一端，R2的另一端接第二NMOS管N2的漏極，第二NMOS管N2的源極連接第二PMOS管P2的柵極與第四電阻R4的一端與第五電阻R5的一端；第一PMOS管P1的漏極接第五電阻R5的另一端，第二PMOS管P2的漏極接第六電阻R6的另一端；第一NMOS管N1的柵極第二NMOS管N2的柵極、第三電阻R3的另一端與第四電阻R4的另一端接地；第一PMOS管P1的源極與邏輯輸出電路的第一NPN管Q1的基極，與第九電阻R9的一端，與第三NMOS管N3的漏極連接；第二PMOS管P2的源極與邏輯輸出電路的第二NPN管Q2的基極，與第十電阻R10的一端， 與第四NMOS管N4的漏極連接；

所述邏輯輸出電路由兩部分構(gòu)成，第一部分由第一NPN管Q1、第九電阻R9、第十一電阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4組成。第二部分由第二NPN管Q2、第十電阻R10、第十二電阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8組成。其中第一NPN管N1的發(fā)射極與第九電阻R9的另一端連接，第一NPN管N1的集電極與第十一電阻R11的一端，與第一反相器INV1的正極，與第三反相器INV3的正極連接；第一反相器INV1的負(fù)極與第二反相器INV2的正極連接，第十一電阻R11的另一端接電源，第二反相器INV2的負(fù)極為輸出端口；第二NPN管N2的發(fā)射極與第十電阻R10的另一端連接，第二NPN管N2的集電極與第十二電阻R12的一端，與第五反相器INV5的正極，與第七反相器INV7的正極連接；第五反相器INV5的負(fù)極與第六反相器INV6的正極連接，第十二電阻R12的另一端接電源，第六反相器INV6的負(fù)極為輸出端口；

所述反饋回路由兩部分構(gòu)成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七電阻R7構(gòu)成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八電阻R8構(gòu)成；其中第三反相器INV3的負(fù)極接第四反相器INV4的正極，第四反相器INV4的負(fù)極接第三NMOS管N3的柵極，第三NMOS管N3的源極接第七電阻R7的一端，第七電阻R7的另一端接地；其中第七反相器INV7的負(fù)極接第八反相器INV8的正極，第八反相器INV8的負(fù)極接第四NMOS管N4的柵極，第四NMOS管N4的源極接第八電阻R8的一端，第八電阻R8的另一端接地；

如圖3為第二檢測電路B，包括兩個比較器，偏置電路部分，反饋回路構(gòu)成；

如圖3所示，所述兩個比較器由第五NPN管N5，第六NPN管N6，第七NPN管N7，第八NPN管N8，第九NPN管N9，第十NPN管N10，第十一NPN管N11，第十二NPN管N12，第十三NPN管N13，第十四NPN管N14，第三PNP管P3，第四PNP管P4，第五PNP管P5，第六PNP管P6，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，第十七電阻R17，第十八電阻R18構(gòu)成。其中第五NPN管N5的源極與第十五電阻R15的一端連接，與第十七電阻R17的一端連接，與第九NPN管N9的柵極連接，與第十三NPN管N13的柵極連接；第六NPN管N6的源極與第十六電阻R16的一端連接，與第十八電阻R18的一端連接，與第十NPN管N10的柵極連接，與十二NPN管N12的柵極連接；第五NPN管N5的漏極與第十三電阻R13的一端連接；第十三電阻R13的另一端與輸入AC+連接；第六NPN管N6的漏極與第十四電阻R14的一端連接；第十四電阻R14的另一端與輸入AC- 連接；第十七電阻R17的另一端與第七NPN管N7的漏極連接；第七NPN管N7的柵極B2點與反饋回路B1點連接；第十八電阻R18的另一端與第八NPN管N8的漏極連接；第八NPN管N8的柵極A2點與反饋回路A1點連接；第三PNP管P3的柵極與第三PNP管P3的漏極連接，與第四PNP管P4的柵極連接，與第九NPN管N9的漏極連接；第五PNP管P5的柵極與第五PNP管P5的漏極連接，與第六PNP管P6的柵極連接，與第十二NPN管N12的漏極連接；第四PNP管P4的漏極與第十NPN管N10的漏極連接，與第九PNP管P9的柵極連接；第六PNP管P6的漏極與第十三NPN管N13的漏極連接，與第十PNP管P10的柵極連接；第十一NPN管N11的漏極與第九NPN管N9的源極連接，與第十NPN管N10的源極連接；第十四NPN管N14的漏極與第十二NPN管N12的源極連接，與第十三NPN管N13的源極連接；第三PNP管P3的源極與第四PNP管P4的源極與第五PNP管P5的源極與第六PNP管P6的的源極與電源電壓連接；第五NPN管N5的柵極與第六NPN管N6柵極與第十五電阻R15的另一端與第十六電阻R16的另一端與第七NPN管N7的源極與第八NPN管N8的源極與第十一NPN管N11的源極與第十四NPN管N14的源極與地連接；

所述偏置電路由第七PNP管P7，第八PNP管P8，第九PNP管P9，第十PNP管P10，第十五NPN管N15，第十六NPN管N16，第十七NPN管N17，第十九電阻R19構(gòu)成。其中第七PNP管P7的柵極與第七PNP管P7的漏極連接，與第八PNP管P8的柵極連接，與第十九電阻R19的一端連接；第十五NPN管N15的柵極與第十五NPN管N15的漏極與第十六NPN管N16的柵極與第十七NPN管N17的柵極與第十四NPN管N14的柵極與第十一NPN管N11與第八PNP管P8的漏極連接；第十六NPN管N16的漏極與第九PNP管P9的漏極與第九反相器INV9的正極連接；第十七NPN管N17的漏極與第十PNP管P10的漏極與第十反相器INV10的正極連接；第十五NPN管N15的源極與第十六NPN管N16的源極與第十六NPN管N16的源極與第十九電阻R19的另一端連接到地；第七PNP管P7的源極第八PNP管P8的源極與第九PNP管P9的源極與十PNP管P10的源極與電源電壓連接。

所述反饋回路以及輸出由第一電容C1，第二電容C2，第二十電阻R20，第二十一電阻R21，第九反相器INV9，第十反相器INV10，第十一反相器INV11，第十二反相器INV12，第十三反相器INV13，第十四反相器INV14，第十五反相器INV15，第十六反相器INV16，第一或非門NOR1，第二或非門NOR2構(gòu)成。其中第九反相器INV9的負(fù)極與第十三反相器INV13的正極與第十一反相器INV11的正極連接與輸出VGA1B連接；其中第十反相器INV10的負(fù)極與第十四反相器INV14的正極與第十六反相器INV16的正極連接與輸出VGA2B連接；第十一反相器INV11的負(fù)極與第二十電阻R20的一端連接；第二十電阻R20的另一端與第十 二反相器INV12的正極與第一電容C1的一端連接；第十四反相器INV14的負(fù)極與第二十一電阻R21的一端連接；第二十一電阻R21的另一端與第十五反相器INV15的正極與第二電容C2的一端連接；第十三反相器INV13的負(fù)極與第一或非門NOR1的一個輸入連接；第十二反相器INV12的負(fù)極與第一或非門NOR1的另一個輸入連接；第一或非門NOR1的輸出A1與第八NPN管N8的柵極A2連接；第十六反相器INV16的負(fù)極與第二或非門NOR2的一個輸入連接；第十五反相器INV15的負(fù)極與第二或非門NOR2的另一個輸入連接；第二或非門NOR2的輸出B1與第七NPN管N7的柵極B2連接；第一電容C1的另一端與第二電容C2的另一端與地連接。

如圖4為交流換相檢測電路結(jié)構(gòu)選擇輸出部分；

如圖4所示，交流換相檢測電路結(jié)構(gòu)選擇輸出部分由第一與門AND1，第十七反相器INV17，第十八反相器INV18，第三或非門NOR3，第四或非門NOR4，第五或非門NOR5，第六或非門NOR6，第七或非門NOR7，第八或非門NOR8構(gòu)成。其中第一與門AND1的輸入一端連接第四或非門NOR4的輸入一端與輸入VGA1B連接；其中第一與門AND1的輸入另一端連接第六或非門NOR6的輸入一端與輸入VGA2B連接；第一與門AND1的輸出與第十七反相器INV17的正極與第十八反相器INV18的正極與第四或非門NOR4的輸入的另一端與第六或非門NOR6的輸入另一端連接；第十七反相器INV17的負(fù)極與第三或非門NOR3的輸入一端連接；第十八反相器INV18的負(fù)極與第五或非門NOR5的輸入一端連接；第三或非門NOR3的輸入另一端與輸入VGA1A連接；第四或非門NOR4的輸入另一端與輸入VGA2A連接；第三或非門NOR3的輸出與第七或非門NOR7輸入一端連接；第四或非門NOR4的輸出與第七或非門NOR7輸入另一端連接；第五或非門NOR5的輸出與第八或非門NOR8輸入一端連接；第六或非門NOR6的輸出與第八或非門NOR8輸入另一端連接；第七或非門NOR7輸出為輸出信號VGA1；第八或非門NOR8輸出為輸出信號VGA2。

本發(fā)明的工作原理是：

第一檢測電路A可以在輸入出現(xiàn)零電位時給出過零信息以及相位信息，但是該電路的缺點是如果系統(tǒng)的功率因子不為1的話，則會出現(xiàn)過零點漂移。無法正確給出相位以及過零信息。而第二檢測電路B在橋式整流條件下，由于對稱性的原因其換相點保持不變，與輸入電交流相位一致。但是當(dāng)功率因子為1時其無法給出過零信息。

所以本發(fā)明采用第一檢測電路A和第二檢測電路B相結(jié)合的方式，利用輸出選擇功能使得當(dāng)系統(tǒng)的功率因子為1時采用電路A的輸出；當(dāng)系統(tǒng)的功率因子不為1時采用電路B的輸 出；

其中輸出選擇信號EN由第二檢測電路B的輸出判斷而來。當(dāng)系統(tǒng)功率因子為1，則電路B的輸出無法給出過零信息，輸出VGA1B與VGA2B均為高電平，則EN信號為1。當(dāng)系統(tǒng)功率因子不為1，則第二檢測電路B的輸出嚴(yán)格反相，EN信號為0。輸出選擇信號EN為高(1)時，表明系統(tǒng)功率因子為1。此時選擇第一檢測電路A的輸出VGA1A,VGA2A作為本發(fā)明交流換相檢測電路的輸出VGA1，VGA2。而當(dāng)輸出選擇信號EN為低(0)時，表明系統(tǒng)功率因子不為1。此時選擇第二檢測電路B的輸出VGA1B,VGA2B作為本發(fā)明交流換相檢測電路的輸出VGA1，VGA2。

綜上可以看出，本發(fā)明所提出的一種交流換相檢測電路可以判斷系統(tǒng)功率因子的變化情況，并且在系統(tǒng)的功率因子變化時選擇不同的檢測電路來輸出交流信號過零以及相位信息。