1.一種交流換相檢測電路，包括第一檢測電路、第二檢測電路和輸出選擇單元；所述第一檢測電路、第二檢測電路的輸入端接交流電輸入，第一檢測電路的輸出端接輸出選擇單元的第一輸入端，第二檢測電路的輸出端接輸出選擇單元的第二輸入端，輸出選擇單元的輸出端為交流換相檢測電路的輸出端；
所述第一檢測電路包括比較器電路、邏輯輸出電路和第一檢測電路反饋回路；
所述比較器由第一二極管D1、第二二極管D2、第一NMOS管N1、第二NMOS管N2、第一PMOS管P1、第二PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6構(gòu)成，其中第一二極管的正極接外部交流輸入信號，其負極接第一電阻R1的一端，R1的另一端接第一NMOS管N1的漏極，第一NMOS管N1的源極連接第一PMOS管P1的柵極與第三電阻R3的一端與第六電阻R6的一端；第二二極管的正極接外部交流輸入信號，其負極接第二電阻R2的一端，R2的另一端接第二NMOS管N2的漏極，第二NMOS管N2的源極連接第二PMOS管P2的柵極與第四電阻R4的一端和第五電阻R5的一端；第一PMOS管P1的漏極接第五電阻R5的另一端，第二PMOS管P2的漏極接第六電阻R6的另一端；第一NMOS管N1的柵極第二NMOS管N2的柵極、第三電阻R3的另一端與第四電阻R4的另一端接地；第一PMOS管P1的源極與邏輯輸出電路的第一NPN管Q1的基極、第九電阻R9的一端、第三NMOS管N3的漏極連接；第二PMOS管P2的源極與邏輯輸出電路的第二NPN管Q2的基極、第十電阻R10的一端、第四NMOS管N4的漏極連接；
所述邏輯輸出電路由兩部分構(gòu)成，第一部分由第一NPN管Q1、第九電阻R9、第十一電阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4組成；第二部分由第二NPN管Q2、第十電阻R10、第十二電阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8組成；其中第一NPN管N1的發(fā)射極與第九電阻R9的另一端連接，第一NPN管N1的集電極與第十一電阻R11的一端、第一反相器INV1的正極、第三反相器INV3的正極連接；第一反相器INV1的負極與第二反相器INV2的正極連接，第十一電阻R11的另一端接電源，第二反相器INV2的負極為輸出端口；第二NPN管N2的發(fā)射極與第十電阻R10的另一端連接，第二NPN管N2的集電極與第十二電阻R12的一端、第五反相器INV5的正極、第七反相器INV7的正極連接；第五反相器INV5的負極與第六反相器INV6的正極連接，第十二電阻R12的另一端接電源，第六反相器INV6的負極為輸出端口；
所述第一檢測電路反饋回路由兩部分構(gòu)成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七電阻R7構(gòu)成；第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八電阻R8構(gòu)成；其中，第三反相器INV3的負極接第四反相器INV4的正極，第四反相器INV4的負極接第三NMOS管N3的柵極，第三NMOS管N3的源極接第七電阻R7的一端，第七電阻R7的另一端接地；第七反相器INV7的負極接第八反相器INV8的正極，第八反相器INV8的負極接第四NMOS管N4的柵極，第四NMOS管N4的源極接第八電阻R8的一端，第八電阻R8的另一端接地；
所述第二檢測電路包括比較器、偏置電路部分和第二檢測電路反饋回路；
所述比較器由第五NPN管N5、第六NPN管N6、第七NPN管N7、第八NPN管N8、第九NPN管N9、第十NPN管N10、第十一NPN管N11、第十二NPN管N12、第十三NPN管N13、第十四NPN管N14、第三PNP管P3、第四PNP管P4、第五PNP管P5、第六PNP管P6、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第十八電阻R18構(gòu)成；其中，第五NPN管N5的源極與第十五電阻R15的一端、第十七電阻R17的一端、第九NPN管N9的柵極和第十三NPN管N13的柵極連接；第六NPN管N6的源極與第十六電阻R16的一端、第十八電阻R18的一端、第十NPN管N10的柵極和十二NPN管N12的柵極連接；第五NPN管N5的漏極與第十三電阻R13的一端連接；第十三電阻R13的另一端與輸入AC+連接；第六NPN管N6的漏極與第十四電阻R14的一端連接；第十四電阻R14的另一端與輸入AC-連接；第十七電阻R17的另一端與第七NPN管N7的漏極連接；第七NPN管N7的柵極B2點與反饋回路B1點連接；第十八電阻R18的另一端與第八NPN管N8的漏極連接；第八NPN管N8的柵極A2點與反饋回路A1點連接；第三PNP管P3的柵極與第三PNP管P3的漏極、第四PNP管P4的柵極、第九NPN管N9的漏極連接；第五PNP管P5的柵極與第五PNP管P5的漏極、第六PNP管P6的柵極、第十二NPN管N12的漏極連接；第四PNP管P4的漏極與第十NPN管N10的漏極、第九PNP管P9的柵極連接；第六PNP管P6的漏極與第十三NPN管N13的漏極、第十PNP管P10的柵極連接；第十一NPN管N11的漏極與第九NPN管N9的源極、第十NPN管N10的源極連接；第十四NPN管N14的漏極與第十二NPN管N12的源極、第十三NPN管N13的源極連接；第三PNP管P3的源極、第四PNP管P4的源極、第五PNP管P5的源極、第六PNP管P6的的源極與電源電壓連接；第五NPN管N5的柵極、第六NPN管N6柵極、第十五電阻R15的另一端、第十六電阻R16的另一端、第七NPN管N7的源極、第八NPN管N8的源極、第十一NPN管N11的源極、第十四NPN管N14的源極與地連接；
所述偏置電路由第七PNP管P7，第八PNP管P8，第九PNP管P9，第十PNP管P10，第十五NPN管N15，第十六NPN管N16，第十七NPN管N17，第十九電阻R19構(gòu)成。其中第七PNP管P7的柵極與第七PNP管P7的漏極連接，與第八PNP管P8的柵極連接，與第十九電阻R19的一端連接；第十五NPN管N15的柵極與第十五NPN管N15的漏極與第十六NPN管N16的柵極與第十七NPN管N17的柵極與第十四NPN管N14的柵極與第十一NPN管N11與第八PNP管P8的漏極連接；第十六NPN管N16的漏極與第九PNP管P9的漏極與第九反相器INV9的正極連接；第十七NPN管N17的漏極與第十PNP管P10的漏極與第十反相器INV10的正極連接；第十五NPN管N15的源極與第十六NPN管N16的源極與第十六NPN管N16的源極與第十九電阻R19的另一端連接到地；第七PNP管P7的源極第八PNP管P8的源極與第九PNP管P9的源極與十PNP管P10的源極與電源電壓連接。
所述第二檢測電路反饋回路以及輸出由第一電容C1、第二電容C2、第二十電阻R20、第二十一電阻R21、第九反相器INV9、第十反相器INV10、第十一反相器INV11、第十二反相器INV12、第十三反相器INV13、第十四反相器INV14、第十五反相器INV15、第十六反相器INV16、第一或非門NOR1、第二或非門NOR2構(gòu)成；其中，第九反相器INV9的負極與第十三反相器INV13的正極、第十一反相器INV11的正極連接，并與輸出VGA1B連接；第十反相器INV10的負極與第十四反相器INV14的正極、第十六反相器INV16的正極連接，并與輸出VGA2B連接；第十一反相器INV11的負極與第二十電阻R20的一端連接；第二十電阻R20的另一端與第十二反相器INV12的正極、第一電容C1的一端連接；第十四反相器INV14的負極與第二十一電阻R21的一端連接；第二十一電阻R21的另一端與第十五反相器INV15的正極、第二電容C2的一端連接；第十三反相器INV13的負極與第一或非門NOR1的一個輸入連接；第十二反相器INV12的負極與第一或非門NOR1的另一個輸入連接；第一或非門NOR1的輸出A1與第八NPN管N8的柵極A2連接；第十六反相器INV16的負極與第二或非門NOR2的一個輸入連接；第十五反相器INV15的負極與第二或非門NOR2的另一個輸入連接；第二或非門NOR2的輸出B1與第七NPN管N7的柵極B2連接；第一電容C1的另一端與第二電容C2的另一端與地連接；
所述輸出選擇單元由第一與門AND1、第十七反相器INV17、第十八反相器INV18、第三或非門NOR3、第四或非門NOR4、第五或非門NOR5、第六或非門NOR6、第七或非門NOR7和第八或非門NOR8構(gòu)成；其中，第一與門AND1的輸入一端連接第四或非門NOR4的輸入一端，并與輸入VGA1B連接；第一與門AND1的輸入另一端連接第六或非門NOR6的輸入一端，并與輸入VGA2B連接；第一與門AND1的輸出與第十七反相器INV17的正極、第十八反相器INV18的正極、第四或非門NOR4的輸入的另一端、第六或非門NOR6的輸入另一端連接；第十七反相器INV17的負極與第三或非門NOR3的輸入一端連接；第十八反相器INV18的負極與第五或非門NOR5的輸入一端連接；第三或非門NOR3的輸入另一端與輸入VGA1A連接；第四或非門NOR4的輸入另一端與輸入VGA2A連接；第三或非門NOR3的輸出與第七或非門NOR7輸入一端連接；第四或非門NOR4的輸出與第七或非門NOR7輸入另一端連接；第五或非門NOR5的輸出與第八或非門NOR8輸入一端連接；第六或非門NOR6的輸出與第八或非門NOR8輸入另一端連接；第七或非門NOR7輸出為輸出信號VGA1；第八或非門NOR8輸出為輸出信號VGA2。