1.一種芯片測試裝置，其特征在于，包括：
第一測試區(qū)域，用于對待測芯片的第一項性能進行測試，其中，所述第一測試區(qū)域包括至少一條第一測試軌道和對應的至少一個第一測試設備，每條所述第一測試軌道分別對應一個相應的第一測試設備；
第二測試區(qū)域，與所述第一測試區(qū)域相連，以接收從所述第一測試區(qū)域傳送來的第一項性能測試合格的所述待測芯片，并對接收的所述待測芯片的第二項性能進行測試，其中，所述第二測試區(qū)域包括至少一條第二測試軌道和對應的至少一個第二測試設備，且每條所述第二測試軌道分別對應一個相應的第二測試設備；
其中，當所述待測芯片在所述第一測試區(qū)域進行的第一項性能測試的測試時間大于所述待測芯片在所述第二測試區(qū)域進行的第二項性能測試的測試時間時，所述第一測試區(qū)域內(nèi)的所述第一測試軌道和對應的所述第一測試設備的數(shù)量分別大于所述第二測試區(qū)域內(nèi)的所述第二測試軌道和所述第二測試設備的數(shù)量；而當所述測試芯片在所述第一測試區(qū)域進行的第一項性能測試的測試時間小于所述待測芯片在所述第二測試區(qū)域進行的第二項性能測試的測試時間時，所述第一測試區(qū)域內(nèi)的所述第一測試軌道和所述第一測試設備的數(shù)量分別小于所述第二測試區(qū)域內(nèi)的所述第二測試軌道和所述第二測試設備的數(shù)量。
2.根據(jù)權(quán)利要求1所述的芯片測試裝置，其特征在于，進一步包括：
分選區(qū)域，設置在所述第一測試區(qū)域與所述第二測試區(qū)域之間，其中，當所述待測芯片經(jīng)過所述第一測試區(qū)域的第一項性能的測試合格時，所述待測芯片傳送至所述分選區(qū)域，并等待進入所述第二測試區(qū)域以進行第二項性能的測試。
3.根據(jù)權(quán)利要求2所述的芯片測試裝置，其特征在于，
所述分選區(qū)域包括一分選盤，當所述待測芯片傳送至所述分選區(qū)域后，所述分選盤以振動的方式將所述待測芯片傳送到所述第二測試區(qū)域以進行第二項性能測試。
4.根據(jù)權(quán)利要求1所述的芯片測試裝置，其特征在于，進一步包括：
若干導軌開關和導軌，每個所述導軌開關對應一條所述導軌；
所述導軌開關連接所述第一測試區(qū)域和對應的所述導軌一端，當所述待測芯片經(jīng)過所述第一測試區(qū)域的測試合格后，所述導軌開關連通所述第一測試區(qū)域和所述對應的所述導軌，所述待測芯片傳送到所述對應的所述導軌上；
所述對應的所述導軌另一端連接所述第二測試區(qū)域，以使所述待測芯片通過所述對應的所述導軌傳送到所述第二測試區(qū)域。
5.一種芯片測試裝置，其特征在于，包括：
多個測試區(qū)域，所述多個測試區(qū)域依次連接以對待測芯片的不同性能分別進行測試，其中，每個所述測試區(qū)域分別包括至少一條測試軌道和至少一個測試設備，且每個所述測試區(qū)域內(nèi)的每條所述測試軌道分別對應一個相應的所述測試設備；
其中，當所述待測芯片在任一個所述測試區(qū)域內(nèi)進行的性能測試時間大于所述待測芯片在其相鄰的另一所述測試區(qū)域內(nèi)的性能測試時間時，則所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量分別大于與其相鄰的另一所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量；而當所述待測芯片在任一個所述測試區(qū)域內(nèi)進行的性能測試時間小于所述待測芯片在其相鄰的另一所述測試區(qū)域內(nèi)的性能測試時間時，則所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量分別小于與其相鄰的另一所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量。
6.根據(jù)權(quán)利要求5所述的芯片測試裝置，其特征在于，進一步包括：
多個分選區(qū)域，其中，每兩個相鄰的測試區(qū)域之間設置一個所述分選區(qū)域，當所述待測芯片經(jīng)過上一個所述測試區(qū)域的測試合格后，所述待測芯片傳送至所述分選區(qū)域，并進入下一個所述測試區(qū)域以進行相應的性能測試。
7.根據(jù)權(quán)利要求6所述的芯片測試裝置，其特征在于，
每個所述分選區(qū)域包括一分選盤，當所述待測芯片傳送至所述分選區(qū)域后，所述分選盤以振動的方式將所述待測芯片傳送到所述下一個所述測試區(qū)域以進行相應的性能測試。
8.根據(jù)權(quán)利要求5所述的芯片測試裝置，其特征在于，每個所述測試區(qū)域之間進一步包括：
若干導軌和導軌開關，每個所述導軌開關對應一條所述導軌；
每個所述導軌開關連接上一個所述測試區(qū)域和對應的所述導軌一端，當所述待測芯片經(jīng)過上一個所述測試區(qū)域的測試合格后，所述導軌開關連通上一個所述測試區(qū)域和所述對應的所述導軌，所述待測芯片傳送到所述對應的所述導軌上；
所述對應的所述導軌另一端連接下一個所述測試區(qū)域，以使所述所述待測芯片通過所述對應的所述導軌傳送到下一個所述測試區(qū)域。
9.一種芯片測試方法，其特征在于，包括：
將待測芯片傳送到第一測試區(qū)域，以測試所述待測芯片的第一項性能，其中，所述第一測試區(qū)域包括至少一條第一測試軌道和對應的至少一個第一測試設備；
將第一項性能測試合格的所述待測芯片傳送至第二測試區(qū)域，以測試所述待測芯片的第二項性能，其中，所述第二測試區(qū)域包括至少一條第二測試軌道和至少一個第二測試設備；
其中，當所述待測芯片在所述第一測試區(qū)域進行的測試時間大于所述待測芯片在所述第二測試區(qū)域進行的測試時間時，所述第一測試區(qū)域內(nèi)的所述第一測試軌道和對應的所述第一測試設備的數(shù)量分別大于所述第二測試區(qū)域內(nèi)的所述第二測試軌道和所述第二測試設備的數(shù)量；而當所述測試芯片在所述第一測試區(qū)域進行的測試時間小于所述待測芯片在所述第二測試區(qū)域進行的測試時間時，所述第一測試區(qū)域內(nèi)的所述第一測試軌道和所述第一測試設備的數(shù)量分別小于所述第二測試區(qū)域內(nèi)的所述第二測試軌道和所述第二測試設備的數(shù)量。
10.根據(jù)權(quán)利要求9所述的芯片測試方法，其特征在于，所述將第一項性能測試合格的所述待測芯片傳送至第二測試區(qū)域之前，進一步包括：
將第一項性能測試合格的所述待測芯片傳送至分選區(qū)域，并等待傳送至所述第二測試區(qū)域以進行第二項性能的測試。
11.根據(jù)權(quán)利要求9所述的芯片測試方法，其特征在于，所述將第一項性能測試合格的所述待測芯片傳送至第二測試區(qū)域進一步包括：
打開導軌開關，將第一項性能測試合格的所述待測芯片從所述第一測試區(qū)域傳送至對應的導軌；
將所述待測芯片通過所述對應的導軌傳送至所述第二測試區(qū)域以進行第二項性能的測試。
12.一種芯片測試方法，其特征在于，包括：
將待測芯片依次傳送至多個測試區(qū)域，以在所述多個測試區(qū)域內(nèi)分別測試所述待測芯片的不同性能，其中，每個所述測試區(qū)域分別包括至少一條測試軌道和至少一個測試設備，且每個所述測試區(qū)域內(nèi)的每條所述測試軌道分別對應一個相應的所述測試設備；
其中，當所述待測芯片在任一個所述測試區(qū)域內(nèi)進行的性能測試時間大于所述待測芯片在其相鄰的另一所述測試區(qū)域內(nèi)的性能測試時間時，則所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量分別大于與其相鄰的另一所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量；而當所述待測芯片在任一個所述測試區(qū)域內(nèi)進行的性能測試時間小于所述待測芯片在其相鄰的另一所述測試區(qū)域內(nèi)的性能測試時間時，則所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量分別小于與其相鄰的另一所述測試區(qū)域內(nèi)的所述測試軌道和所述測試設備的數(shù)量。
13.根據(jù)權(quán)利要求12所述的芯片測試方法，其特征在于，所述將待測芯片依次傳送至多個測試區(qū)域之后，進一步包括：
將上一個所述測試區(qū)域測試合格的所述待測芯片傳送至所述分選區(qū)域；
將所述分選區(qū)域中的所述待測芯片傳送至所述下一個測試區(qū)域以進行相應的性能測試。
14.根據(jù)權(quán)利要求12所述的芯片測試方法，其特征在于，所述將待測芯片依次傳送至多個測試區(qū)域之后，進一步包括：
打開導軌開關，將上一個所述測試區(qū)域測試合格的所述待測芯片從上一個所述測試區(qū)域傳送至對應的導軌；
將所述待測芯片通過所述對應的導軌傳送至下一個所述測試區(qū)域以進行相應的性能測試。