本發(fā)明屬于集成電路領域，特別低壓檢測電路。

背景技術：

用于工業(yè)控制、交通運輸甚至某些消費類領域的IC往往需要很寬范圍的工作電壓。例如用于無刷電機位置控制IC最高可能達到40V，最低需要在3V就能正常工作。在低于額定電壓下，電路工作是不正常，嚴重得會帶來不能正常啟動或者影響電路穩(wěn)定性等后果。

現(xiàn)有電路基本都是通過再產(chǎn)生一個reference電壓與待檢測電壓進行比較產(chǎn)生。這樣整個電路結構會相對來說比較復雜；而且reference電壓的產(chǎn)生，供電電源必須達到正常工作電壓，若待檢測電壓同時作為供電電源，則低于正常工作電壓的電壓點會檢測不出；或者提供另一個供電電源，這無形中增加了電路的復雜程度和某些不可操作性。

技術實現(xiàn)要素：

為了解決現(xiàn)有技術中存在的缺點和不足，本發(fā)明提供了用于降低電路復雜程度的低壓檢測電路。

為了達到上述技術目的，本發(fā)明提供了低壓檢測電路，所述低壓檢測電路連接輸入電壓的輸入電壓端以及接地端，在輸入電壓端以及接地端之間，還設有：

分壓電阻陣列、開關K、電平比較器電路和輸出電路；

在所述分壓電阻陣列中設有依次連接的電阻R1、R2、R3，在所述電平比較器電路中設有PMOS管PM1、PM2以及PM3，NPN三極管Q1和Q2，電阻R4、R5、R6、R8，NMOS管NM1，在所述輸出電路中設有PMOS管PM4和電阻R7；

其中，在所述電平比較器電路中，PM1與PM2的柵極相連，PM1的漏極與Q1的集電極相連，PM2的漏極與Q2的集電極相連，Q1的發(fā)射極與接地端之間設有R8，Q2的發(fā)射極與R8之間設有R5，PM3的柵極與PM2的漏極相連，PM3的漏極經(jīng)由R6與NM1的源極連接，NM1的漏極與接地端連接，NM1的柵極與Q1、Q2的基極連接；

開關K的兩端分別與R1的兩端相連，PM3的漏極與開關K的一端連接，在PM4與R7之間設有電壓輸出端。

可選的，所述PM1與所述PM2的參數(shù)完全相同，二者構成電流鏡。

可選的，所述MOS管PM1的溝道寬度與溝道長度的比值為W/L(PM1)，所述MOS管PM2的溝道寬度與溝道長度的比值為W/L(PM2)，

可選的，當所述輸入電壓從零升高至三極管導通電壓之前，流經(jīng)所述三極管Q1的飽和電流為Is(Q1)，流經(jīng)所述三極管Q2的飽和電流為Is(Q2)，Is(Q1)＝Is(Q2)。

可選的，當所述電壓繼續(xù)升高時，流經(jīng)所述三極管Q1集電極的電流為Ic(Q1)，流經(jīng)所述三極管Q2的飽和電流為Ic(Q2)，Ic(Q1)＝mIc(Q2)。

可選的，在所述電平比較器中，在輸入電壓端以及接地端之間，還設有：

分壓電阻陣列、開關K、電平比較器電路和輸出電路；

在所述分壓電阻陣列中設有依次連接的電阻R9、R10、R11，在所述電平比較器電路中設有PMOS管PM5、PM6以及PM7，NPN三極管Q1和Q2，電阻R12、R13、R14，NMOS管NM2，在所述輸出電路中設有PMOS管PM8和電阻R15；

其中，在所述電平比較器電路中，PM5與PM6的柵極相連，PM5的漏極與Q1的集電極相連，PM6的漏極與Q2的集電極相連，Q1的發(fā)射極與接地端相連，Q2的發(fā)射極與接地端之間設有R14，PM7的柵極與PM6的漏極相連，PM7的漏極經(jīng)由R13與NM2的源極連接，NM2的漏極與接地端連接，NM2的柵極與Q1、Q2的基極連接；

開關K的兩端分別與R9的兩端相連，PM7的漏極與開關K的一端連接，在PM8與R15之間設有電壓輸出端。

可選的，所述PM5與所述PM6的參數(shù)完全相同，二者構成電流鏡。

本發(fā)明提供的技術方案帶來的有益效果是：

通過控制三極管的工作狀態(tài)，來檢測供電電源是否進入正常工作電壓區(qū)域。在準確得檢測出低壓電平的前提下簡化了電路的復雜程度。

附圖說明

為了更清楚地說明本發(fā)明的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是為本發(fā)明的低壓檢測電路的結構示意圖一；

圖2是為本發(fā)明的低壓檢測電路的結構示意圖二；

圖3是為本發(fā)明的低壓檢測電路的輸入輸出的仿真曲線示意圖。

具體實施方式

為使本發(fā)明的結構和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明的結構作進一步地描述。

實施例一

本發(fā)明提供了低壓檢測電路，如圖1所示，所述低壓檢測電路連接輸入電壓的輸入電壓端以及接地端，在輸入電壓端以及接地端之間，還設有：

分壓電阻陣列、開關K、電平比較器電路和輸出電路；

在所述分壓電阻陣列中設有依次連接的電阻R1、R2、R3，在所述電平比較器電路中設有PMOS管PM1、PM2以及PM3，NPN三極管Q1和Q2，電阻R4、R5、R6、R8，NMOS管NM1，在所述輸出電路中設有PMOS管PM4和電阻R7；

其中，在所述電平比較器電路中，PM1與PM2的柵極相連，PM1的漏極與Q1的集電極相連，PM2的漏極與Q2的集電極相連，Q1的發(fā)射極與接地端之間設有R8，Q2的發(fā)射極與R8之間設有R5，PM3的柵極與PM2的漏極相連，PM3的漏極經(jīng)由R6與NM1的源極連接，NM1的漏極與接地端連接，NM1的柵極與Q1、Q2的基極連接；

開關K的兩端分別與R1的兩端相連，PM3的漏極與開關K的一端連接，在PM4與R7之間設有電壓輸出端。

可選的，所述PM1與所述PM2的參數(shù)完全相同，二者構成電流鏡。

基于如圖1所示的低壓檢測電路，MOS管PM1的溝道寬度與溝道長度的比值為W/L(PM1)，MOS管PM2的溝道寬度與溝道長度的比值為W/L(PM2)，

當輸入電壓從零升高至三極管導通電壓之前，流經(jīng)三極管Q1的飽和電流為Is(Q1)，流經(jīng)三極管Q2的飽和電流為Is(Q2)，Is(Q1)＝Is(Q2)。當電壓繼續(xù)升高時，流經(jīng)三極管Q1集電極的電流為Ic(Q1)，流經(jīng)三極管Q2的飽和電流為Ic(Q2)，Ic(Q1)＝mIc(Q2)。

VDD電壓從0V慢慢啟動時，開關K打開，電阻R1、R2與R3形成分壓電阻，將待檢測電壓即供電電壓取1/N。

在參數(shù)完全相同的前提下，PMOS管PM1、PM1構成了電流鏡，

且

NPN三極管Q1、Q2相同，即Is(Q1)＝Is(Q2)，其中Is為三極管的飽和電流。當輸入電壓VDD＝0至電壓升至使三極管導通之前，PMOS管PM4截止，電壓輸出端UVL的輸出電壓為0。隨著供電電源慢慢升高，三極管Q1和Q2逐漸打開。流經(jīng)三極管Q1和Q2集電極的電流分別為Ic5和Ic6，則由于PMOS管PM1和PM2形成了電流鏡，導致Ic5＝m×Ic6。由于此時管子導通電流很小，在MOS管PM3的柵極處得電壓很低，使得PMOS管PM4的柵極電壓接近于輸入電壓VDD，電壓輸出端UVL輸出的電壓仍然為0。

當由分壓電阻得到得三極管的基極電壓與的集電極電壓相等時，此時：VDD/N＝VDD-Vgs_PM1。則由PMOS管PM1和PM2、三極管Q1和Q2、電阻R3組成了帶隙基準電壓結構。此時流經(jīng)電阻R5的電流為

Vt×ln(Ic5/Ic6)/Res(R5) (1)

即Vt×lnm/Res(R5)。 (2)

此時三極管Q1的基極電壓為

(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1) (3)

三極管Q2處于飽和區(qū)和線性放大區(qū)拐點處。且在此之前，道通之間處于飽和區(qū)，Vce(Q2)≈0。

隨著供電電源繼續(xù)升高，三極管Q1的基極電壓將大于閾值電壓，由于基極電流Ib(Q1)將會變大，導致PMOS管PM1的漏電流繼續(xù)升高。由于MOS管PM1和MOS管PM2構成得電流鏡作用，流經(jīng)三極管Q2的集電極電流將會按比例升高。由于三極管Q1和三極管Q2得基極發(fā)射極有電壓差得原因，且

Vbe(Q2)+Ic(Q2)×Res(R5)＝Vbe(Q1) (4)

三極管Q2將不能流經(jīng)比(1)式更大的電流，三極管Q2將進入線性放大區(qū)。同時，三極管Q2的集電極電壓升高，PMOS管PM3進入截止區(qū)，而NMOS管NM1打開，進入飽和區(qū)。故PMOS管PM4的柵極電壓等于0，導致電壓輸出端UVL的輸出電壓等于輸入電壓VDD。同時開關K閉合，分壓電阻輸出的電壓將變成1/X。通過設置合適比例的電阻值，可以得到合適的遲滯電壓窗口。

經(jīng)上述分析，當

VDD/N＜(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1)(5)時，UVL輸出為0；當

VDD/N＞(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1)(6)時，UVL輸出為高，同時UVL輸出為0的電壓值變成

VDD/N＞(Vt×lnm/Res(R5))×(1+m)×Res(R8)+Vbe(Q1)(7)。

上述公式中的Vt＝kT/q，k是指波爾茲曼常量，T是指溫度，q是指電子電荷量。

分壓電阻將檢測電壓取1/N連接三極管的基極，通過控制三極管的工作狀態(tài)，來檢測供電電源是否進入正常工作電壓區(qū)域。此電路結構電路簡單，且能準確得檢測出低壓電平。通過合理的參數(shù)設計，能滿足大部分電路應用。

在實施中，本實施例提出的低壓檢測電路除了如圖1所示的結構外，還有另一種實現(xiàn)方式，如圖2所示，

在所述電平比較器中，在輸入電壓端以及接地端之間，還設有：

分壓電阻陣列、開關K、電平比較器電路和輸出電路；

在所述分壓電阻陣列中設有依次連接的電阻R9、R10、R11，在所述電平比較器電路中設有PMOS管PM5、PM6以及PM7，NPN三極管Q1和Q2，電阻R12、R13、R14，NMOS管NM2，在所述輸出電路中設有PMOS管PM8和電阻R15；

其中，在所述電平比較器電路中，PM5與PM6的柵極相連，PM5的漏極與Q1的集電極相連，PM6的漏極與Q2的集電極相連，Q1的發(fā)射極與接地端相連，Q2的發(fā)射極與接地端之間設有R14，PM7的柵極與PM6的漏極相連，PM7的漏極經(jīng)由R13與NM2的源極連接，NM2的漏極與接地端連接，NM2的柵極與Q1、Q2的基極連接；

開關K的兩端分別與R9的兩端相連，PM7的漏極與開關K的一端連接，在PM8與R15之間設有電壓輸出端。

相對于圖1所示的電路結構，NPN三極管Q1的發(fā)射極與接地端直接相連，NPN三極管Q2的發(fā)射極經(jīng)由R14與接地端直接相連。

可選的，所述PM5與所述PM6的參數(shù)完全相同，二者構成電流鏡。

當選用如圖2所述的低壓檢測電路時，由于不存在圖1所示的電阻R8，因此對應的公式(5)-(7)變更為：

當

VDD/N＜Vbe(Q1)(5)時，

UVL輸出為0；當

VDD/N＞Vbe(Q1)(6)時，

UVL輸出為高，同時UVL輸出為0的電壓值變成

VDD/N＞Vbe(Q1)(7)。

本發(fā)明實施例提出的低壓檢測電路，低壓檢測電路連接輸入電壓的輸入電壓端以及接地端，在輸入電壓端以及接地端之間，還設有分壓電阻陣列、開關K、電平比較器電路和輸出電路。在分壓電阻陣列中設有依次連接的電阻R1、R2、R3，在電平比較器電路中設有PMOS管PM1、PM2以及PM3，NPN三極管Q1和Q2，電阻R4、R5、R6、R8，NMOS管NM1，在輸出電路中設有PMOS管PM4和電阻R7。通過控制三極管的工作狀態(tài)，來檢測供電電源是否進入正常工作電壓區(qū)域。在準確得檢測出低壓電平的前提下簡化了電路的復雜程度。

上述實施例中的各個序號僅僅為了描述，不代表各部件的組裝或使用過程中的先后順序。

以上所述僅為本發(fā)明的實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。