1-n)，第三個(gè)脈沖周期內(nèi)的回波數(shù)據(jù)為zn(n= 0, 1-n)，則信號(hào)矩陣為：
[0022]
【主權(quán)項(xiàng)】
1. 一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)，其特征在于，包括A/D采樣器、同步動(dòng) 態(tài)隨機(jī)存儲(chǔ)器SDRAMl、靜態(tài)隨機(jī)存儲(chǔ)器SRAM、非易失性存儲(chǔ)器FLASH、以太網(wǎng)接口、可編 程邏輯器件FPGA、數(shù)字信號(hào)處理器DSP、以太網(wǎng)控制器、擴(kuò)展接口和同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器 SDRAM2 ;A/D采樣器的數(shù)字信號(hào)輸出端和采樣時(shí)鐘輸入端分別與可編程邏輯器件FPGA的數(shù) 據(jù)端及時(shí)鐘輸出端相連，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAMl的數(shù)據(jù)端和地址端分別與可編程邏 輯器件FPGA的數(shù)據(jù)端和地址端相連；靜態(tài)隨機(jī)存儲(chǔ)器SRAM的數(shù)據(jù)端和地址端分別與可編 程邏輯器件FPGA的數(shù)據(jù)端和地址端相連，以太網(wǎng)控制器的數(shù)據(jù)端和控制端分別與可編程 邏輯器件FPGA的數(shù)據(jù)端和控制端相連；以太網(wǎng)接口與以太網(wǎng)控制器的輸出端相連，擴(kuò)展接 口與可編程邏輯器件FPGA的GPIO接口相連；非易失性存儲(chǔ)器FLASH的數(shù)據(jù)端和地址端分 別與數(shù)字信號(hào)處理器DSP的數(shù)據(jù)端和地址端相連，同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM2的數(shù)據(jù)端和 地址端分別與數(shù)字信號(hào)處理器DSP的數(shù)據(jù)端和地址端相連；可編程邏輯器件FPGA與數(shù)字信 號(hào)處理器DSP通過DSP的EMIF總線接口相連。
2. 根據(jù)權(quán)利要求1所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)，其特征在于，所 述的A/D采樣器對(duì)船舶導(dǎo)航雷達(dá)接收機(jī)輸出的雷達(dá)回波視頻信號(hào)采樣轉(zhuǎn)換為數(shù)字信號(hào)；所 述的數(shù)字信號(hào)處理機(jī)緊靠船舶導(dǎo)航雷達(dá)接收機(jī)，采用以太網(wǎng)傳輸方式將數(shù)據(jù)傳輸至雷達(dá)下 單元的顯示終端。
3. 根據(jù)權(quán)利要求2所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)，其特征在于，所 述的以太網(wǎng)控制器用于以太網(wǎng)通信的驅(qū)動(dòng)，包括數(shù)據(jù)的打包和解壓；所述的以太網(wǎng)接口用 作數(shù)字信號(hào)處理機(jī)與顯示終端的通信接口。
4. 根據(jù)權(quán)利要求1所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)，其特征在于，所 述的可編程邏輯器件FPGA用于對(duì)船舶雷達(dá)系統(tǒng)的邏輯和時(shí)序控制、信號(hào)采集、傳輸以及信 號(hào)預(yù)處理；數(shù)字信號(hào)處理器DSP通過其自帶的EMIF接口與存儲(chǔ)器SDRAM2、FLASH以及FPGA 相連，用于雷達(dá)信號(hào)的處理。
5. 根據(jù)權(quán)利要求1所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)，其特征在于，所 述的同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAMl用于存儲(chǔ)處理好的雷達(dá)回波數(shù)據(jù)存儲(chǔ)；所述的靜態(tài)隨機(jī) 存儲(chǔ)器SRAM用于存儲(chǔ)A/D采樣器輸出的數(shù)據(jù)，并與FPGA內(nèi)部的FIFO模塊實(shí)現(xiàn)數(shù)據(jù)傳輸時(shí) 的乒乓操作；所述的同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM2用于存儲(chǔ)待處理的雷達(dá)回波數(shù)據(jù)；所述的 非易失性存儲(chǔ)器FLASH用于存儲(chǔ)DSP運(yùn)行的用戶程序代碼。
6. 根據(jù)權(quán)利要求1所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)，其特征在于，所 述的A/D采樣器由SMA射頻接頭、射頻傳輸變壓器、AD芯片構(gòu)成；視頻信號(hào)經(jīng)過SMA射頻接 頭進(jìn)入射頻傳輸變壓器的輸入端，經(jīng)過變壓器轉(zhuǎn)換后輸出差分信號(hào)，AD芯片的時(shí)鐘信號(hào)由 可編程邏輯器件FPGA內(nèi)部的時(shí)鐘模塊提供，在FPGA的時(shí)鐘輸出端與AD芯片的時(shí)鐘輸入端 之間加入射頻變壓器，所述的射頻變壓器將時(shí)鐘信號(hào)轉(zhuǎn)化為差分信號(hào)；AD芯片的數(shù)據(jù)端與 FPGA相連。
7. -種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理方法，其特征在于，包括如下步驟： (1) 首先對(duì)目標(biāo)的方位角度進(jìn)行計(jì)算，然后進(jìn)行自動(dòng)噪聲門限處理； (2) 判斷是否需要進(jìn)行同頻干擾抑制處理，如需要?jiǎng)t進(jìn)行同頻干擾抑制步驟，否則進(jìn)入 步驟（3); (3) 判斷是否需要海雜波抑制處理，如需要?jiǎng)t進(jìn)行海雜波抑制步驟，否則結(jié)束。
8. 根據(jù)權(quán)利要求7所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理方法，其特征在于， 步驟（1)的對(duì)目標(biāo)方位角度計(jì)算的具體過程如下：通過擴(kuò)展接口連接船首檢測(cè)傳感器輸出 端，每當(dāng)天線轉(zhuǎn)動(dòng)至船首位置時(shí)，傳感器反饋一個(gè)信號(hào)輸入至可編程邏輯器FPGA，代表一圈 掃描開始；設(shè)定天線掃描速度為T s。，發(fā)射信號(hào)的脈沖周期為Ττ，那么每一個(gè)目標(biāo)所處的方 位角度
其中η代表目標(biāo)所位于的從船首方向開始計(jì)數(shù)的第η個(gè)脈沖；步驟（1) 的自動(dòng)噪聲門限處理的具體過程如下：可編程邏輯器FPGA設(shè)置噪聲統(tǒng)計(jì)模塊，在每次調(diào)節(jié) 雷達(dá)接收機(jī)增益后，根據(jù)雷達(dá)在不發(fā)射信號(hào)的情況下產(chǎn)生的接收信號(hào)得到噪聲平均值，以 此作為新的噪聲門限。
9. 根據(jù)權(quán)利要求8所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理方法，其特征在于， 步驟（2)的具體過程如下：由FPGA調(diào)用IP核生成3個(gè)RAM模塊，將相鄰3個(gè)脈沖周期內(nèi)的 回波數(shù)據(jù)依次存入3個(gè)RAM模塊，同時(shí)抑制級(jí)別模塊根據(jù)選定的抑制等級(jí)INTl或INT2產(chǎn)生 相應(yīng)的闕值Q，其中抑制等級(jí)在程序中預(yù)先設(shè)定；然后同頻干擾信號(hào)檢測(cè)模塊讀取RAM中的 數(shù)據(jù)和閾值組成回波信號(hào)矩陣，記第一個(gè)脈沖周期內(nèi)的回波數(shù)據(jù)為\(11 = 0，1-11)，第二個(gè) 脈沖周期內(nèi)的回波數(shù)據(jù)為yn(η = 〇, 1···η)，第三個(gè)脈沖周期內(nèi)的回波數(shù)據(jù)為zn(n = 〇, 1··· η)，則信號(hào)矩陣為：
與信號(hào)矩陣相乘，得到結(jié)果矩陣，結(jié)果矩陣中值為正的 對(duì)應(yīng)信號(hào)即為同頻干擾信號(hào)；同頻干擾信號(hào)對(duì)消模塊將檢測(cè)到的同頻干擾信號(hào)用其相鄰周 期的非干擾信號(hào)替代，并將相鄰的3個(gè)脈沖周期內(nèi)的雷達(dá)同一距離單元上的數(shù)據(jù)累加。
10. 根據(jù)權(quán)利要求8所述的一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理方法，其特征在于， 步驟（3)的具體過程如下：首先通過對(duì)給定的雷達(dá)前N幀掃描回波數(shù)據(jù)進(jìn)行參數(shù)統(tǒng)計(jì)，得出 這些數(shù)據(jù)的瑞利分布模型和韋布爾分布模型的特征參數(shù)值；然后將參數(shù)值分別代入到瑞利 分布和韋布爾分布概率密度函數(shù)中； 瑞利分布概率密度函數(shù)為：
式中，X為海雜波幅度，σ為海雜波標(biāo)準(zhǔn)差，也稱為形狀參數(shù)； 韋布爾分布概率密度函數(shù)為：
式中，X為海雜波幅度，q為尺度參數(shù)，ρ為形狀參數(shù)； 得到2種分布的數(shù)據(jù)序列，再與雷達(dá)回波數(shù)據(jù)的分布序列作比較，選擇最接近的分布 模型，以此模型作為海雜波對(duì)消的背景，最后將后續(xù)N+i幀雷達(dá)回波數(shù)據(jù)與背景作對(duì)消處 理，其中i = 1，2, 3···;記后續(xù)N+i幀回波數(shù)據(jù)序列為f，背景模型序列為y，對(duì)回波數(shù)據(jù)序 列和背景模型序列分別作FFT得到頻譜函數(shù)F和Y，然后再分別算出他們的功率譜密度函數(shù) 為PjP P y，最后將F與Y、Pf與P y作相減對(duì)消。
【專利摘要】本發(fā)明涉及雷達(dá)信號(hào)處理領(lǐng)域，具體涉及一種用于船舶導(dǎo)航雷達(dá)的數(shù)字信號(hào)處理機(jī)及處理方法，采取“FPGA+DSP”的結(jié)構(gòu)形式，充分發(fā)揮FPGA強(qiáng)大的邏輯控制能力和DSP高速信號(hào)處理能力的特點(diǎn)，與傳統(tǒng)船舶導(dǎo)航雷達(dá)數(shù)字信號(hào)處理機(jī)相比處理能力更強(qiáng)、存儲(chǔ)容量更大、接口更加靈活、具有可擴(kuò)展性；增加了以太網(wǎng)通信功能，通過以太網(wǎng)通信的方式可以使雷達(dá)數(shù)字信號(hào)處理機(jī)移至船舶雷達(dá)的上單元，處理完成后的雷達(dá)回波數(shù)據(jù)最終通過以太網(wǎng)傳輸至雷達(dá)下單元的顯示終端，有效避免了傳統(tǒng)船舶雷達(dá)信號(hào)處理機(jī)在長距離下接收視頻信號(hào)時(shí)出現(xiàn)的信號(hào)衰減和干擾問題；針對(duì)現(xiàn)有的船舶導(dǎo)航雷達(dá)數(shù)字信號(hào)處理方法進(jìn)行改進(jìn)，抗干擾和雜波抑制能力更強(qiáng)，信號(hào)處理效果更好。
【IPC分類】G01S7-02, G01S7-36, G01S7-41
【公開號(hào)】CN104749560
【申請(qǐng)?zhí)枴緾N201510188542
【發(fā)明人】葛俊祥, 唐偉偉, 姜慶剛, 陸海林
【申請(qǐng)人】南京信息工程大學(xué)
【公開日】2015年7月1日
【申請(qǐng)日】2015年4月20日