包括片上時鐘控制器的片上系統(tǒng)和具有其的移動裝置的制造方法
【技術領域】
[0001]本發(fā)明構思的實施例涉及片上系統(tǒng)(SoC)，更具體地講，涉及包括用于控制內(nèi)部時鐘的工作周期以使用無源保持器(passive keeper)驅動掃描觸發(fā)器的片上時鐘控制器的SoC和具有SoC的移動裝置。
【背景技術】
[0002]隨著移動裝置市場中的競爭日益增加，對移動裝置具有低價格、低功耗和高性能的要求迅猛增加。為了滿足這些要求，需要減少或消除片上系統(tǒng)(SoC)的設計開銷。
[0003]典型設計開銷的示例是測試成本。然而，當不測試SoC時，為了進行批量生產(chǎn)的可靠性驗證，會需要更多成本。因此，應該在設計SoC時考慮測試。
【發(fā)明內(nèi)容】
[0004]本發(fā)明構思的實施例提供具有低功耗和高性能的片上系統(tǒng)(SoC)。本發(fā)明構思的其它實施例提供具有SoC的移動裝置。
[0005]本發(fā)明構思的技術目的不限于以上公開;基于下面的描述，對于本領域的普通技術人員而言，其它目的會變得清楚。
[0006]根據(jù)本發(fā)明構思的一方面，一種SoC包括邏輯電路，邏輯電路包括掃描觸發(fā)器和片上時鐘控制器。掃描觸發(fā)器被配置為使用無源保持器存儲數(shù)據(jù)。片上時鐘控制器被配置為接收用于驅動邏輯電路的參考時鐘，以基于參考時鐘的高態(tài)間隔產(chǎn)生內(nèi)部時鐘，并且將內(nèi)部時鐘提供到掃描觸發(fā)器。
[0007]片上時鐘控制器可控制內(nèi)部時鐘的尚態(tài)間隔，使其等于參考時鐘的尚態(tài)間隔。
[0008]邏輯電路還可包括至少一個知識產(chǎn)權(IP)模塊，在執(zhí)行掃描測試以檢測所述至少一個IP模塊中的故障時，掃描觸發(fā)器可形成掃描鏈并且通過掃描鏈接收掃描數(shù)據(jù)。掃描觸發(fā)器可執(zhí)行正常操作達一個時鐘，以檢測所述至少一個IP模塊中的故障。掃描觸發(fā)器可執(zhí)行正常操作達兩個時鐘，以檢查所述至少一個IP模塊的正常操作速度。
[0009]掃描觸發(fā)器可包括:多路復用器，被配置為響應于掃描使能信號，與內(nèi)部時鐘同步地輸出掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第一鎖存器，被配置為使用無源保持器存儲掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第二鎖存器，被配置為使用有源保持器存儲從第一鎖存器發(fā)送的數(shù)據(jù)。
[0010]有源保持器可包括背對背反相器。第一鎖存器可包括:第一元件，被配置為與內(nèi)部時鐘同步地傳遞數(shù)據(jù);第二元件，被配置為使用無源保持器存儲從第一元件發(fā)送的數(shù)據(jù)。內(nèi)部時鐘可具有歸零(return-to-zero)形式。
[0011]掃描觸發(fā)器可包括:多路復用器，被配置為響應于掃描使能信號，與內(nèi)部時鐘同步地輸出掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第一鎖存器，被配置為使用有源保持器存儲掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第二鎖存器，被配置為使用無源保持器存儲從第一鎖存器發(fā)送的數(shù)據(jù)。內(nèi)部時鐘可具有歸零形式。
[0012]邏輯電路還可包括被配置為使用無源保持器存儲數(shù)據(jù)的觸發(fā)器。
[0013]根據(jù)本發(fā)明構思的另一個方面，一種SoC包括邏輯電路，邏輯電路包括觸發(fā)器和片上時鐘控制器。觸發(fā)器被配置為使用無源保持器存儲數(shù)據(jù)。片上時鐘控制器被配置為接收用于驅動邏輯電路的參考時鐘，以基于參考時鐘的高態(tài)間隔產(chǎn)生內(nèi)部時鐘，并且將內(nèi)部時鐘提供到觸發(fā)器。
[0014]片上時鐘控制器可控制內(nèi)部時鐘的尚態(tài)間隔，使其等于參考時鐘的尚態(tài)間隔。
[0015]觸發(fā)器可包括:第一鎖存器，被配置為使用無源保持器存儲數(shù)據(jù);第二鎖存器，被配置為使用有源保持器存儲從第一鎖存器發(fā)送的數(shù)據(jù)。
[0016]第一鎖存器可包括:第一元件，被配置為與內(nèi)部時鐘同步地傳遞數(shù)據(jù);第二元件，被配置為使用無源保持器存儲從第一元件發(fā)送的數(shù)據(jù)。內(nèi)部時鐘可具有歸零形式。有源保持器可包括背對背反相器。
[0017]觸發(fā)器可包括:第一鎖存器，被配置為使用有源保持器存儲數(shù)據(jù);第二鎖存器，被配置為使用無源保持器存儲從第一鎖存器發(fā)送的數(shù)據(jù)。內(nèi)部時鐘可具有歸高(return-to-high)形式。
[0018]邏輯電路還可包括被配置為使用無源保持器存儲數(shù)據(jù)的掃描觸發(fā)器。
[0019]根據(jù)本發(fā)明構思的另一個方面，一種SoC包括邏輯電路，邏輯電路包括時鐘門和片上時鐘控制器。時鐘門被配置為使用無源保持器存儲數(shù)據(jù)。片上時鐘控制器被配置為接收用于驅動邏輯電路的參考時鐘，以基于參考時鐘的高態(tài)間隔產(chǎn)生內(nèi)部時鐘，并且將內(nèi)部時鐘提供到時鐘門。
[0020]片上時鐘控制器可控制內(nèi)部時鐘的尚態(tài)間隔，使其等于參考時鐘的尚態(tài)間隔。
[0021]時鐘門可包括:鎖存器，被配置為使用無源保持器存儲時鐘使能信號和掃描使能信號之一;與門，被配置為針對存儲的信號和內(nèi)部時鐘執(zhí)行與操作。鎖存器可包括:第一元件，被配置為與內(nèi)部時鐘同步地傳遞數(shù)據(jù);第二元件，被配置為使用無源保持器存儲從第一元件發(fā)送的數(shù)據(jù)。
[0022]邏輯電路還可包括被配置為使用無源保持器存儲數(shù)據(jù)的觸發(fā)器和被配置為使用無源保持器存儲數(shù)據(jù)的掃描觸發(fā)器。
[0023]根據(jù)本發(fā)明構思的另一個方面，一種移動裝置包括具有至少一個邏輯電路的應用處理器，邏輯電路包括掃描觸發(fā)器和片上時鐘控制器。掃描觸發(fā)器被配置為使用無源保持器存儲數(shù)據(jù)。片上時鐘控制器被配置為接收用于驅動邏輯電路的參考時鐘，以基于參考時鐘的高態(tài)間隔產(chǎn)生內(nèi)部時鐘，并且將內(nèi)部時鐘提供到掃描觸發(fā)器。
[0024]片上時鐘控制器可控制內(nèi)部時鐘的尚態(tài)間隔，使其等于參考時鐘的尚態(tài)間隔。
[0025]邏輯電路還可包括至少一個知識產(chǎn)權(IP)模塊，在執(zhí)行掃描測試以檢測IP模塊中的故障時，掃描觸發(fā)器可形成掃描鏈并且通過掃描鏈接收掃描數(shù)據(jù)。掃描觸發(fā)器可執(zhí)行正常操作達一個時鐘，以檢測IP模塊中的故障。掃描觸發(fā)器可執(zhí)行正常操作達兩個時鐘，以檢查IP模塊的正常操作速度。
[0026]掃描觸發(fā)器可包括:多路復用器，被配置為響應于掃描使能信號，與內(nèi)部時鐘同步地輸出掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第一鎖存器，被配置為使用無源保持器存儲掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第二鎖存器，被配置為使用有源保持器存儲從第一鎖存器發(fā)送的數(shù)據(jù)。
[0027]有源保持器可包括背對背反相器。第一鎖存器可包括:第一元件，被配置為與內(nèi)部時鐘同步地傳遞數(shù)據(jù);第二元件，被配置為使用無源保持器存儲從第一元件發(fā)送的數(shù)據(jù)。內(nèi)部時鐘可具有歸零形式。
[0028]掃描觸發(fā)器可包括:多路復用器，被配置為響應于掃描使能信號，與內(nèi)部時鐘同步地輸出掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第一鎖存器，被配置為使用有源保持器存儲掃描數(shù)據(jù)和正常數(shù)據(jù)之一;第二鎖存器，被配置為使用無源保持器存儲從第一鎖存器發(fā)送的數(shù)據(jù)。內(nèi)部時鐘可具有歸高形式。
[0029]根據(jù)本發(fā)明構思的另一個方面，一種同步系統(tǒng)包括具有至少一個邏輯電路、正常觸發(fā)器、掃描觸發(fā)器和時鐘門的組合電路。正常觸發(fā)器被配置為響應于時鐘使能信號E存儲數(shù)據(jù)輸入信號，并且將存儲的數(shù)據(jù)輸入信號發(fā)送到組合電路。掃描觸發(fā)器被配置為響應于掃描使能信號SE存儲數(shù)據(jù)輸入信號或掃描輸入信號，并且將存儲的數(shù)據(jù)輸入信號或存儲的掃描輸入信號發(fā)送到組合電路。掃描觸發(fā)器包括:多路復用器，被配置為響應于掃描使能信號SE選擇數(shù)據(jù)輸入信號和掃描輸入信號之一；主鎖存器，被配置為在使能時鐘ECK的控制下，接收并且存儲從掃描多路復用器輸出的掃描輸入信號和數(shù)據(jù)輸入信號之一;從鎖存器，被配置為響應于使能時鐘ECK，接收并且存儲從主鎖存器輸出的存儲的掃描輸入信號SI和數(shù)據(jù)輸入信號D之一。時鐘門被配置為與時鐘信號CK同步地產(chǎn)生使能時鐘ECK，以當啟用時鐘使能信號E時將使能時鐘ECK供應到正常觸發(fā)器并且當啟用掃描使能信號SE時將使能時鐘ECK供應到掃描觸發(fā)器。
[0030]時鐘門可包括脈沖鎖存器和與門，其中，脈沖鎖存器可使用有源保持器存儲數(shù)據(jù)。
[0031]掃描觸發(fā)器可被配置為使用無源保持器存儲數(shù)據(jù)輸入信號或掃描輸入信號數(shù)據(jù)。
[0032]當啟用掃描使能信號SE時，主鎖存器在時鐘信號CK處于低態(tài)時將接收到的數(shù)據(jù)發(fā)送到從鎖存器，從鎖存器可在時鐘信號CK處于高態(tài)時輸出存儲的數(shù)據(jù)。
【附圖說明】
[0033]通過下面結合附圖進行的描述，將更清楚地理解本發(fā)明構思的示例性實施例，其中，在不同視圖中，類似的參考符號始終表示相同的部件。附圖不一定成比例，而是重點放在圖示本發(fā)明構思的原理。在附圖中:
[0034]圖1是示出根據(jù)本發(fā)明構思的實施例的同步系統(tǒng)的框圖；
[0035]圖2A是詳細示出根據(jù)現(xiàn)有技術的掃描觸發(fā)器的電路圖；
[0036]圖2B是詳細示出根據(jù)現(xiàn)有技術的時鐘門電路的電路圖；
[0037]圖3A是示出根據(jù)本發(fā)明構思的實施例的掃描觸發(fā)器的電路圖；
[0038]圖3B是示出根據(jù)本發(fā)明構思的另一實施例的掃描觸發(fā)器的電路圖；
[0039]圖3C是示出根據(jù)本發(fā)明構思的另一實施例的掃描觸發(fā)器的電路圖；
[0040]圖3D是示出根據(jù)本發(fā)明構思的另一實施例的掃描觸發(fā)器的電路圖；
[0041]圖4A是示出根據(jù)本發(fā)明構思的實施例的時鐘門的電路圖；
[0042]圖4B是示出根據(jù)本發(fā)明構思的另一實施例的時鐘門的電路圖；
[0043]圖4C是示出根據(jù)本發(fā)明構思的另一實施例的時鐘門的電路圖；
[0044]圖5是示出根據(jù)本發(fā)明構思的實施例的邏輯電路的框圖；
[0045]圖6是示出根據(jù)本發(fā)明構思的另一實施例的邏輯電路的框圖；
[0046]圖7A是用于描述檢測當存在慢時鐘時邏輯電路的故障的掃描測試的操作的時序圖；
[0047]圖7B是用于描述驗證當存在慢時鐘時邏輯電路的正常操作的掃描測試的操作的時序圖；
[0048]圖7C是用于描述當存在慢時鐘時圖6中示出的邏輯電路的正常操作的時序圖；
[0049]圖8A是用于描述檢測當不存在慢時鐘時邏輯電路的故障的掃描測試的操作的時序圖；
[0050]圖SB是用于描述驗證當不存在慢時鐘時邏輯電路的正常操作的掃描測試的操作的時序圖；
[0051]圖SC是用于描述當不存在慢時鐘時圖6中示出的邏輯電路的正常操作的時序圖；
[0052]圖9是示出根據(jù)本發(fā)明構思的另一實施例的掃描觸發(fā)器的電路圖；
[0053]圖10是示出根據(jù)本發(fā)明構思的實施例的片上系統(tǒng)(SoC)的框圖；
[0054]圖11是示出根據(jù)本發(fā)明構思的另一實施例的SoC的框圖；
[0055]圖12是示出根據(jù)本發(fā)明構思的另一實施例的SoC的框圖；
[0056]圖13是示出根據(jù)本發(fā)明構思的實施例的包括圖5中示出的邏輯電路的計算機系統(tǒng)的框圖；
[0057]圖14是示出根據(jù)本發(fā)明構思的另一實施例的包括圖5中示出的邏輯電路的計算機系統(tǒng)的框圖；
[0058]圖15是示出根據(jù)本發(fā)明構思的另一實