發(fā)器的電路圖。
[0102]參照圖3B，掃描觸發(fā)器120包括掃描多路復(fù)用器121、主鎖存器122和從鎖存器123。
[0103]掃描多路復(fù)用器121可包括與圖2A中示出的掃描多路復(fù)用器21相同的結(jié)構(gòu)。在描繪的示例中，掃描多路復(fù)用器121包括兩個三態(tài)緩沖器和反相器。
[0104]響應(yīng)于掃描使能信號SE，掃描多路復(fù)用器121可輸出掃描輸入信號SI和數(shù)據(jù)輸入信號D之一。在描繪的示例中，掃描多路復(fù)用器121包括通用多路復(fù)用器。
[0105]主鎖存器122可使用無源保持器存儲數(shù)據(jù)。在描繪的示例中，主鎖存器122包括傳輸門和反相器。在一個實(shí)施例中，無源保持器可包括寄生電容器。此外，在傳輸門和反相器之間的節(jié)點(diǎn)處會存在寄生電容器。主鎖存器122可使用寄生電容器將數(shù)據(jù)存儲非常短的時間。
[0106]從鎖存器123可使用有源保持器存儲數(shù)據(jù)。在描繪的示例中，從鎖存器123包括傳輸門、三態(tài)緩沖器和兩個反相器?？墒褂帽硨Ρ撤聪嗥鲗?shí)現(xiàn)從鎖存器123中的三態(tài)緩沖器和反相器。
[0107]與時鐘信號CK同步地，主鎖存器122從掃描多路復(fù)用器121接收掃描輸入信號SI和數(shù)據(jù)輸入信號D之一。
[0108]例如，當(dāng)時鐘信號CK處于高態(tài)時，主鎖存器122從掃描多路復(fù)用器121接收掃描輸入信號SI和數(shù)據(jù)輸入信號D之一并且存儲接收到的數(shù)據(jù)。當(dāng)時鐘信號CK處于低態(tài)時，主鎖存器122將接收到的數(shù)據(jù)發(fā)送到從鎖存器123。從鎖存器123存儲接收到的數(shù)據(jù)。當(dāng)時鐘信號CK處于高態(tài)時，從鎖存器123輸出存儲的數(shù)據(jù)。也就是說，掃描觸發(fā)器120的輸出Q是從鎖存器123的輸出。
[0109]圖3C是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的掃描觸發(fā)器的電路圖。
[0110]參照圖3C，掃描觸發(fā)器130包括掃描多路復(fù)用器131、主鎖存器132和從鎖存器133。
[0111]掃描多路復(fù)用器131可包括與圖2A中示出的掃描多路復(fù)用器21相同的結(jié)構(gòu)。例如，掃描多路復(fù)用器131可包括兩個三態(tài)緩沖器和反相器。
[0112]響應(yīng)于掃描使能信號SE，掃描多路復(fù)用器131可輸出掃描輸入信號SI和數(shù)據(jù)輸入信號D之一。例如，掃描多路復(fù)用器131可包括通用多路復(fù)用器。
[0113]主鎖存器132可使用無源保持器存儲數(shù)據(jù)。在描繪的示例中，主鎖存器132包括三態(tài)緩沖器和反相器。在一個實(shí)施例中，無源保持器可包括寄生電容器。此外，在三態(tài)緩沖器和反相器之間的節(jié)點(diǎn)處會存在寄生電容器。主鎖存器132可使用寄生電容器將數(shù)據(jù)存儲非常短的時間。
[0114]從鎖存器133可使用有源保持器存儲數(shù)據(jù)。在描繪的示例中，從鎖存器133包括傳輸門、三態(tài)緩沖器和兩個反相器?？墒褂帽硨Ρ撤聪嗥鲗?shí)現(xiàn)從鎖存器133中的三態(tài)緩沖器和反相器。從鎖存器133中的兩個反相器之一的位置不同于圖3A和圖3B中示出的對應(yīng)反相器的位置。
[0115]與時鐘信號CK同步地，主鎖存器132從掃描多路復(fù)用器131接收掃描輸入信號SI和數(shù)據(jù)輸入信號D之一。
[0116]例如，當(dāng)時鐘信號CK處于低態(tài)時，主鎖存器132從掃描多路復(fù)用器131接收掃描輸入信號SI和數(shù)據(jù)輸入信號D之一并且存儲接收到的數(shù)據(jù)。當(dāng)時鐘信號CK處于高態(tài)時，主鎖存器132將接收到的數(shù)據(jù)發(fā)送到從鎖存器133。從鎖存器133存儲接收到的數(shù)據(jù)。當(dāng)時鐘信號CK處于高態(tài)時，從鎖存器133輸出存儲的數(shù)據(jù)。也就是說，掃描觸發(fā)器130的輸出Q是從鎖存器133的輸出。
[0117]圖3D是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的掃描觸發(fā)器的電路圖。
[0118]參照圖3D，掃描觸發(fā)器140包括含有多路復(fù)用器的主鎖存器141和從鎖存器142。
[0119]主鎖存器141可使用無源保持器存儲數(shù)據(jù)。在描繪的示例中，主鎖存器141包括五個PMOS晶體管、十個NMOS晶體管和或非門。
[0120]從鎖存器142可使用有源保持器存儲數(shù)據(jù)。在描繪的示例中，從鎖存器142包括三個PMOS晶體管、三個NMOS晶體管和反相器。
[0121]響應(yīng)于掃描使能信號，與時鐘信號CK同步地，主鎖存器141接收掃描輸入信號SI和數(shù)據(jù)輸入信號D之一。
[0122]例如，當(dāng)時鐘信號CK處于高態(tài)時，主鎖存器141接收掃描輸入信號SI和數(shù)據(jù)輸入信號D之一并且存儲接收到的數(shù)據(jù)。當(dāng)時鐘信號CK處于低態(tài)時，主鎖存器141將接收到的數(shù)據(jù)發(fā)送到從鎖存器142。從鎖存器142存儲接收到的數(shù)據(jù)。當(dāng)時鐘信號CK處于高態(tài)時，從鎖存器142輸出存儲的數(shù)據(jù)。也就是說，掃描觸發(fā)器140的輸出QN是從鎖存器142的反相輸出。
[0123]顯而易見，掃描觸發(fā)器140在理論上可與該電路之外的第一PMOS晶體管141a和第二 PMOS晶體管141b—起操作。然而，第一 PMOS晶體管141a和第二 PMOS晶體管141b可被包括在掃描觸發(fā)器140中(如圖3D中所示)，使得掃描觸發(fā)器140可穩(wěn)定地操作。
[0124]圖4A是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的時鐘門的電路圖。
[0125]參照圖1和圖4A，時鐘門210包括脈沖鎖存器211和與門212。
[0126]例如，脈沖鎖存器211可包括與圖3A至圖3C中示出的主鎖存器112、122和132相同的結(jié)構(gòu)。脈沖鎖存器211可使用無源保持器存儲數(shù)據(jù)。例如，圖4A中示出的脈沖鎖存器211包括傳輸門和兩個反相器。
[0127]與時鐘信號CK同步地，脈沖鎖存器211可存儲時鐘使能信號E和掃描使能信號SE中的任一個。脈沖鎖存器211可將時鐘使能信號E和掃描使能信號SE中的任一個發(fā)送到與門212。
[0128]與門212針對時鐘信號CK和存儲在脈沖鎖存器211中的數(shù)據(jù)執(zhí)行與操作。與門212輸出操作結(jié)果作為使能時鐘ECK。在一個實(shí)施例中，可用與非門和反相器實(shí)現(xiàn)與門212。
[0129]因?yàn)槊}沖鎖存器211使用無源保持器，所以時鐘門210可只在高頻時鐘下操作。然而，可只在低頻時鐘下操作掃描操作。因此，為了根據(jù)本發(fā)明構(gòu)思的實(shí)施例操作時鐘門210，時鐘門210可接收時鐘的工作周期被調(diào)節(jié)的時鐘。
[0130]圖4B是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的時鐘門的電路圖。
[0131]參照圖1和圖4B，根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的時鐘門220包括脈沖鎖存器221和與門222。
[0132]脈沖鎖存器221可包括與圖3A至圖3C中示出的主鎖存器112、122和132相同的結(jié)構(gòu)。脈沖鎖存器221可使用無源保持器存儲數(shù)據(jù)。例如，圖4B中示出的脈沖鎖存器221包括三態(tài)緩沖器。
[0133]與時鐘信號CK同步地，脈沖鎖存器221可存儲時鐘使能信號E和掃描使能信號SE中的任一個。脈沖鎖存器221可將時鐘使能信號E和掃描使能信號SE中的任一個發(fā)送到與門222。
[0134]與門222可針對時鐘信號CK和存儲在脈沖鎖存器221中的數(shù)據(jù)執(zhí)行與操作。與門222可輸出操作結(jié)果作為使能時鐘ECK。在一個實(shí)施例中，可用與非門和反相器實(shí)現(xiàn)與門222。
[0135]即使不包括PMOS晶體管221a，時鐘門220理論上也可操作。然而，脈沖鎖存器211可包括PMOS晶體管221a，使得時鐘門220穩(wěn)定地操作。
[0136]圖4C是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的時鐘門的電路圖。
[0137]參照圖1和圖4C，時鐘門230包括使用無源保持器存儲數(shù)據(jù)的脈沖鎖存器。例如，時鐘門230可包括四個PMOS晶體管、七個NMOS晶體管、與或門和反相器。
[0138]與時鐘信號CK同步地，時鐘門230可存儲時鐘使能信號E和掃描使能信號SE中的任一個。與使能信號ECK同步地，時鐘門230可輸出時鐘使能信號E和掃描使能信號SE中的任一個。
[0139]即使不包括第一 PMOS晶體管231和第二 PMOS晶體管232，時鐘門230理論上也可操作。然而，時鐘門230可包括第一 PMOS晶體管231和第二 PMOS晶體管232，使得時鐘門220穩(wěn)定地操作。
[0140]圖5是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的邏輯電路的框圖。
[0141]參照圖5，邏輯電路100包括第一觸發(fā)器組101、第二觸發(fā)器組102、第三觸發(fā)器組103和第四觸發(fā)器組104、片上時鐘控制器(0CC)105和時鐘分配路徑106。
[0142]例如，第一觸發(fā)器組101可包括使用無源保持器和有源保持器的掃描觸發(fā)器。例如，第一觸發(fā)器組101可包括圖3A至圖3D中示出的掃描觸發(fā)器110至140。
[0143]第二觸發(fā)器組102可包括只使用有源保持器的掃描觸發(fā)器。例如，第二觸發(fā)器組102可包括圖2A中示出的掃描觸發(fā)器20。
[0144]類似地，第三觸發(fā)器組103可包括使用無源保持器和有源保持器的觸發(fā)器，第四觸發(fā)器組104可包括只使用有源保持器的觸發(fā)器。
[0145]OCC 105通過時鐘分配路徑106將時鐘供應(yīng)到第一觸發(fā)器組101、第二觸發(fā)器組102、第三觸發(fā)器組103和第四觸發(fā)器組104中的每個。以下，將參照圖6詳細(xì)描述OCC 105和時鐘分配路徑106。
[0146]在一個實(shí)施例中，邏輯電路100可包括知識產(chǎn)權(quán)(IP)模塊。此外，可用片上系統(tǒng)(SoC)實(shí)現(xiàn)邏輯電路100。
[0147]圖6是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖5中示出的時鐘分配路徑的框圖。
[0148]參照圖5和圖6，邏輯電路100包括多個觸發(fā)器100a、0CC 105和時鐘分配路徑106。
[0149]時鐘分配路徑106可包括諸如第一時鐘門106a和第二時鐘門106b的多個時鐘門。例如，第一時鐘門106a可使用無源保持器存儲數(shù)據(jù)，第二時鐘門106b可使用有源保持器存儲數(shù)據(jù)。
[0150]例如，觸發(fā)器10a可包括圖5中示出的第一觸發(fā)器組101至第四觸發(fā)器中104。
[0151]OCC 105可接收第一時鐘信號FCK、第二時鐘信號SCK、掃描時鐘信號SC_CK和掃描使能信號SE。
[0152]第一時鐘信號FCK是參考時鐘。第一時鐘信號FCK可具有用于驅(qū)動觸發(fā)器10a的最小頻率。第二時鐘信號SCK是邏輯電路100的操作時鐘。第一時鐘信號SCK的頻率可以是第二時鐘信號FCK的頻率的整數(shù)倍。掃描時鐘信號SC_CK是當(dāng)邏輯電路100執(zhí)行掃描操作時的操作時鐘。掃描使能信號SE是用于啟用掃描操作的信號。
[0153]OCC 105使用第一時鐘信號FCK和第二時鐘信號SCK產(chǎn)生內(nèi)部時鐘信號ICK。例如，OCC 105可控制內(nèi)部時鐘信號ICK的高態(tài)間隔，使其等于第一時鐘信號FCK的高態(tài)間隔。OCC105將內(nèi)部時鐘ICK供應(yīng)到第一時鐘門106a和第二時鐘門106b中的每個。另外，OCC 105可將內(nèi)部時鐘信號ICK直接供應(yīng)到觸發(fā)器10