本發(fā)明屬于數(shù)模混合集成電路技術(shù)領(lǐng)域，具體涉及一種電源管理芯片內(nèi)的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源的改進(jìn)，提供了一種結(jié)構(gòu)更簡(jiǎn)單、集成度更高、功耗更低的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源。

背景技術(shù)：

隨著國(guó)內(nèi)集成電路的大力發(fā)展，高效率、穩(wěn)定性強(qiáng)的帶隙基準(zhǔn)源被廣泛地應(yīng)用于數(shù)模混合集成電路設(shè)計(jì)中，帶隙基準(zhǔn)源的設(shè)計(jì)優(yōu)劣直接影響芯片電路乃至整個(gè)系統(tǒng)的性能。例如：片內(nèi)的模數(shù)轉(zhuǎn)換器、數(shù)模轉(zhuǎn)換器、比較器和誤差放大器等電路均需要帶隙基準(zhǔn)源提供精確穩(wěn)定的基準(zhǔn)電壓以及基準(zhǔn)電流。因此提高帶隙基準(zhǔn)源的性能，有助于提高電路工作的穩(wěn)定性和可靠性。

中國(guó)實(shí)用型新專利CN200720087102.7，公開(kāi)了一種高電源抑制的帶隙基準(zhǔn)源，也公開(kāi)了一種自帶偏置電路的帶隙基準(zhǔn)源，包括自偏置電路、調(diào)整電路、帶隙核心電路和啟動(dòng)電路。其也可實(shí)現(xiàn)不需要外接偏置，實(shí)現(xiàn)良好的溫度系數(shù)。但其結(jié)構(gòu)還是復(fù)雜，集成程度不高，隨著科技的發(fā)展無(wú)法滿足更高集成及適應(yīng)更寬的電源電壓。

中國(guó)發(fā)明專利CN201510800847.2公開(kāi)一種零溫度系數(shù)可調(diào)電壓基準(zhǔn)源，為使可調(diào)電阻R2的輸出基準(zhǔn)電壓不隨溫度變化而變化，設(shè)計(jì)正負(fù)溫度系數(shù)的基準(zhǔn)電流源I1和I2，PMOS管M7、M8構(gòu)成共源共柵電流源I1鏡像正溫度系數(shù)電流源，PMOS管M15、M16構(gòu)成共源共 柵電流源I2鏡像正溫度系數(shù)電流源，電流源I1的輸出由PMOS管M8漏極輸出，電流源I2的輸出由PMOS管M16漏極輸出，M8與M16的漏極相連實(shí)現(xiàn)零溫度系數(shù)基準(zhǔn)電流IREF，正負(fù)溫度系數(shù)的電流源I1和I2以適當(dāng)?shù)臋?quán)重相加。零溫度系數(shù)可調(diào)電壓基準(zhǔn)源REGV由零溫度系數(shù)電流源IREF加可調(diào)電阻R2構(gòu)成，即PMOS晶體管M8和M16的漏極相連再與電阻R2的一端相連，R2另一端接地。通過(guò)上述方式，本發(fā)明能夠獲得零溫度系數(shù)可調(diào)電壓基準(zhǔn)源，解決只能產(chǎn)生固定帶隙基準(zhǔn)電壓的局限性。其雖然公開(kāi)了可實(shí)現(xiàn)零溫度系數(shù)可調(diào)電壓基準(zhǔn)源，但缺少自身的偏置電壓模塊，并且其結(jié)構(gòu)也相對(duì)復(fù)雜，集成程度也不高。

傳統(tǒng)的共源共柵偏置結(jié)構(gòu)，其消耗的電壓余度較大，偏置電路設(shè)計(jì)復(fù)雜，額外的增加了電路結(jié)構(gòu)的靜態(tài)功耗。為此，我們研發(fā)了一種改進(jìn)型自偏置電流源結(jié)構(gòu)的帶隙基準(zhǔn)源，其結(jié)構(gòu)更加簡(jiǎn)單，集成程度更高，版圖面積更小，功耗低，能夠?qū)崿F(xiàn)基準(zhǔn)電壓對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，能夠工作在較寬的電源電壓范圍下。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種改進(jìn)型自偏置結(jié)構(gòu)帶隙基準(zhǔn)源，應(yīng)用于電源管理芯片內(nèi)，能夠?qū)崿F(xiàn)基準(zhǔn)電壓對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，能夠工作在較寬的電源電壓范圍下，實(shí)現(xiàn)一種功耗更低、電路集成度更高自偏置結(jié)構(gòu)帶隙基準(zhǔn)源。

為了解決上述的技術(shù)問(wèn)題，本發(fā)明提供的技術(shù)方案為：

所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源，該電路包括五部分：分別是正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模 塊以及自偏置結(jié)構(gòu)電路模塊。所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其輸出端與計(jì)算電路模塊的輸入端相連；所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比的電壓值，其輸出端也與計(jì)算電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊的輸入端相連；所述的計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置結(jié)構(gòu)電路模塊的輸入端連接并輸出最終的基準(zhǔn)電壓值；所述的自偏置結(jié)構(gòu)電路模塊用于自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。

所述自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路還包括采用共源共柵結(jié)構(gòu)的運(yùn)算放大器電路模塊。

所述自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路還包括采用雙極結(jié)構(gòu)的運(yùn)算放大器電路模塊。

所述運(yùn)算放大器電路模塊包括兩個(gè)NMOS管和四個(gè)PMOS管。

所述的自偏置機(jī)構(gòu)帶隙基準(zhǔn)源電路結(jié)構(gòu)是第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連；第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接第六PMOS管MP₆的柵極、第三電阻R₃的第一端；第一NMOS管MN₁的源極與地相連，第一NMOS管的MN₁柵極連接第六PMOS管MP₆的漏極、第三NMOS管MN₃的漏極、第四NMOS管MN₄的柵極，第一NMOS管MN₁ 的漏極連接第二PMOS管MP₂的漏極、第二PMOS管MP₂的柵極、第一PMOS管MP₁的柵極，第二PMOS管MP₂的源極與電源V_DD相連，第四NMOS管MN₄的漏極與源極相連并接地；第二NMOS管MN₂的源極與第三NMOS管MN₃的源極相連并接地，第二NMOS管MN₂的柵極連接第二NMOS管MN₂的漏極、第三NMOS管MN₃的柵極、第五PMOS管MP₅的漏極，第五PMOS管MP₅的源極連接第六PMOS管MP₆的源極、第三PMOS管MP₃的漏極，第三PMOS管MP₃的源極連接第四PMOS管MP₄的漏極，第三PMOS管MP₃的柵極連接偏置電壓V_BIAS1，第四PMOS管MP₄的源極與電源V_DD相連，第四PMOS管MP₄的柵極連接偏置電壓V_BIAS2。

所述負(fù)溫度系數(shù)電路模塊由一個(gè)晶體管構(gòu)成，產(chǎn)生與溫度系數(shù)成反比的電壓值。

所述正溫度系數(shù)電路模塊由兩個(gè)晶體管和一個(gè)電阻組成,用于產(chǎn)生與溫度系數(shù)成正比的電壓值。

所述計(jì)算電路模塊由一個(gè)晶體管和三個(gè)電阻組成，用于產(chǎn)生零溫度系數(shù)的電壓值。

所述補(bǔ)償電路模塊由一個(gè)MOSS管組成，用于實(shí)現(xiàn)環(huán)路穩(wěn)定。

自偏置結(jié)構(gòu)電路模塊由一個(gè)NMOS管、兩個(gè)PMOS管組成。

本發(fā)明所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路的基本工作原理是利用第一晶體管Q₁的基極與集電極相連產(chǎn)生的電壓V_BE1的負(fù)溫度系數(shù)和第一晶體管Q₁與第二晶體管Q₂差值△V_BE的正溫度系數(shù)，產(chǎn)生一個(gè)具有零溫度系數(shù)的基準(zhǔn)電壓V_BG。正溫度系數(shù)電流I_PTAT是通過(guò)第一電阻R₁，第一晶體管Q₁和第二晶體管Q₂實(shí)現(xiàn)，具體表示為：

由此可知，產(chǎn)生的PTAT電流為：I_PTAT＝V_Tlnn/R₁，式中V_T＝kT/q，n是第一晶體管Q₁和第二晶體管Q₂的發(fā)射極面積之比。另外，第二電阻R₂和第三電阻R₃分別位于兩條電流支路，作用是使第一晶體管Q₁和第二晶體管Q₂的集電極與發(fā)射極之間的電壓V_CE相等，從而保證PTAT電流不受厄爾利電壓的影響，確保基準(zhǔn)電壓獲得較高精度和良好的溫度特性。根據(jù)以上分析可得，帶隙基準(zhǔn)電壓為：

自偏置結(jié)構(gòu)中流過(guò)第一PMOS管MP₁的電流值是由上述的PTAT電流來(lái)確定的，該電流通過(guò)自偏置結(jié)構(gòu)的自身偏置作用，獲得與電源電壓無(wú)關(guān)的基準(zhǔn)電壓，這就使得電源電壓有很寬的輸入范圍。

本發(fā)明的有益效果在于：本發(fā)明的帶隙基準(zhǔn)源電路對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，PTAT電流不受厄爾利電壓的影響，可以實(shí)現(xiàn)在較寬的電源電壓范圍下工作，并且相對(duì)于共源共柵結(jié)構(gòu)做偏置電路的帶隙基準(zhǔn)源，有效地降低了電路的靜態(tài)功耗，實(shí)現(xiàn)了電路的低功耗，其結(jié)構(gòu)更加簡(jiǎn)單，集成程度更高，版圖面積更小，明顯減小版圖的面積消耗，能夠?qū)崿F(xiàn)基準(zhǔn)電壓對(duì)電源電壓、工藝參數(shù)和溫度的變化不敏感，能夠工作在較寬的電源電壓范圍下。

說(shuō)明書(shū)附圖

圖1為本發(fā)明自偏置結(jié)構(gòu)帶隙基準(zhǔn)源的模塊連接圖；

圖2為本發(fā)明的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源的具體結(jié)構(gòu)電路圖。在圖2中，MN為NMOS管，MP為PMOS管，Q為晶體管；

圖3為本發(fā)明的帶隙基準(zhǔn)電壓與輸入電壓的關(guān)系圖。在圖3中，橫坐標(biāo)為輸入電源電壓V_DD(V)，縱坐標(biāo)為帶隙基準(zhǔn)電壓V_BG(V)。

具體實(shí)施例

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明實(shí)施作進(jìn)一步地詳細(xì)描述。

本發(fā)明所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路，包括五部分：分別是正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊以及自偏置結(jié)構(gòu)電路模塊。所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其輸出端與計(jì)算電路模塊的輸入端相連；所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比的電壓值，其輸出端也與計(jì)算電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊的輸入端相連；所述的計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置結(jié)構(gòu)電路模塊的輸入端連接并輸出最終的基準(zhǔn)電壓值；所述的自偏置結(jié)構(gòu)電路模塊用于自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。

本發(fā)明在一個(gè)實(shí)施例中其具體結(jié)構(gòu)如下：第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連。

第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接第六PMOS管MP₆的柵極、第三電阻R₃的第一端。

第一NMOS管MN₁的源極與地相連，第一NMOS管的MN₁柵極連接第六PMOS管MP₆的漏極、第三NMOS管MN₃的漏極、第四NMOS管MN₄ 的柵極，第一NMOS管MN₁的漏極連接第二PMOS管MP₂的漏極、第二PMOS管MP₂的柵極、第一PMOS管MP₁的柵極，第二PMOS管MP₂的源極與電源V_DD相連，第四NMOS管MN₄的漏極與源極相連并接地。

第二NMOS管MN₂的源極與第三NMOS管MN₃的源極相連并接地，第二NMOS管MN₂的柵極連接第二NMOS管MN₂的漏極、第三NMOS管MN₃的柵極、第五PMOS管MP₅的漏極，第五PMOS管MP₅的源極連接第六PMOS管MP₆的源極、第三PMOS管MP₃的漏極，第三PMOS管MP₃的源極連接第四PMOS管MP₄的漏極，第三PMOS管MP₃的柵極連接偏置電壓V_BIAS1，第四PMOS管MP₄的源極與電源V_DD相連，第四PMOS管MP₄的柵極連接偏置電壓V_BIAS2。

所述負(fù)溫度系數(shù)電路模塊由第一晶體管Q₁構(gòu)成，第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端，產(chǎn)生與溫度系數(shù)成反比的電壓值。第一晶體管Q₁基極與發(fā)射極電壓V_BE1具有負(fù)溫度系數(shù)，常溫下約為

所述正溫度系數(shù)電路模塊由第一晶體管Q₁、第二晶體管Q₂和第一電阻R₁組成，所述第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接運(yùn)算放大器的負(fù)向輸入端、第三電阻R₃的第一端，其可以產(chǎn)生與溫度系數(shù)成正比的電壓值。這是因?yàn)榈谝痪w管Q₁和第二晶體管Q₂發(fā)射極和集電極的差值具有正溫度系數(shù)，即其中n是第一晶體管Q₁和第二晶體管Q₂的發(fā)射極面積之比，其中n為2。

所述計(jì)算電路模塊由第一晶體管Q₁和第二電阻R₂、第三電阻R₃和第四電阻R₄組成，所述第一晶體管Q₁的基極與集電極連接并接地， 第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連，它可以將正溫度系數(shù)電壓與負(fù)溫度系數(shù)電壓求和，從而產(chǎn)生零溫度系數(shù)的電壓值。

所述補(bǔ)償電路模塊由第四NMOS管MN₄組成，第四NMOS管MN₄的漏極與源極相連并接地，第四NMOS管MN₄的柵極與第一NMOS管的MN₁柵極、第三NMOS管的MN₃的漏極、第六PMOS管的MP₆漏極相連，它可以保證電路環(huán)路的穩(wěn)定性。

自偏置結(jié)構(gòu)電路模塊由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂組成，第一NMOS管MN₁的源極接地，漏極與MP₂的漏極連接再與MP₂的柵極并聯(lián)與MP₁的柵極連接，其MP₂的源極與MP₄的漏極及V_DD連接；第一PMOS管MP₁的源極與V_DD連接，漏極與第四電阻R₄及帶隙基準(zhǔn)源的輸出端V_BG連接，其可以自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，保證電路在正常狀態(tài)下工作。從而實(shí)現(xiàn)了電源電壓為1.6V的輸入電壓，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V。

在本發(fā)明的一個(gè)實(shí)施例中本發(fā)明所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路，包括五部分：分別是正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊以及自偏置結(jié)構(gòu)電路模塊。所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其輸出端與計(jì)算電路模塊的輸入端相連；所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比的電壓值，其輸出端也與計(jì)算電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊的輸入端相連；所述的計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置結(jié)構(gòu)電路模塊的輸入端連接并輸出最終的基準(zhǔn)電壓值；所述的自偏置結(jié)構(gòu)電路模塊用于 自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。

本發(fā)明在實(shí)施例中其還包括運(yùn)算放大器電路模塊，其中運(yùn)算放大器電路模塊為共源共柵結(jié)構(gòu)電路模塊。具體結(jié)構(gòu)如下：第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連。

第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接第六PMOS管MP₆的柵極、第三電阻R₃的第一端。

第一NMOS管MN₁的源極與地相連，第一NMOS管的MN₁柵極連接第六PMOS管MP₆的漏極、第三NMOS管MN₃的漏極、第四NMOS管MN₄的柵極，第一NMOS管MN₁的漏極連接第二PMOS管MP₂的漏極、第二PMOS管MP₂的柵極、第一PMOS管MP₁的柵極，第二PMOS管MP₂的源極與電源V_DD相連，第四NMOS管MN₄的漏極與源極相連并接地。

第二NMOS管MN₂的源極與第三NMOS管MN₃的源極相連并接地，第二NMOS管MN₂的柵極連接第二NMOS管MN₂的漏極、第三NMOS管MN₃的柵極、第五PMOS管MP₅的漏極，第五PMOS管MP₅的源極連接第六PMOS管MP₆的源極、第三PMOS管MP₃的漏極，第三PMOS管MP₃的源極連接第四PMOS管MP₄的漏極，第三PMOS管MP₃的柵極連接偏置電壓 V_BIAS1，第四PMOS管MP₄的源極與電源V_DD相連，第四PMOS管MP₄的柵極連接偏置電壓V_BIAS2。

所述運(yùn)算放大器電路模塊由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構(gòu)成,第二NMOS管MN₂的源極與第三NMOS管MN₃的源極相連并接地，第二NMOS管MN₂的柵極連接第二NMOS管MN₂的漏極、第三NMOS管MN₃的柵極、第五PMOS管MP₅的漏極，第五PMOS管MP₅的源極連接第六PMOS管MP₆的源極、第三PMOS管MP₃的漏極，第三PMOS管MP₃的源極連接第四PMOS管MP₄的漏極，第三PMOS管MP₃的柵極連接偏置電壓V_BIAS1，第四PMOS管MP₄的源極與電源V_DD相連，第四PMOS管MP₄的柵極連接偏置電壓V_BIAS2。

所述負(fù)溫度系數(shù)電路模塊由第一晶體管Q₁構(gòu)成，第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端，產(chǎn)生與溫度系數(shù)成反比的電壓值。第一晶體管Q₁基極與發(fā)射極電壓V_BE1具有負(fù)溫度系數(shù)，常溫下約為

所述正溫度系數(shù)電路模塊由第一晶體管Q₁、第二晶體管Q₂和第一電阻R₁組成，所述第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接運(yùn)算放大器的負(fù)向輸入端、第三電阻R₃的第一端，其可以產(chǎn)生與溫度系數(shù)成正比的電壓值。這是因?yàn)榈谝痪w管Q₁和第二晶體管Q₂發(fā)射極和集電極的差值具有正溫度系數(shù)，即其中n是第一晶體管Q₁和第二晶體管Q₂的發(fā)射極面積之比，其中n為3。

所述計(jì)算電路模塊由第一晶體管Q₁和第二電阻R₂、第三電阻R₃ 和第四電阻R₄組成，所述第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連，它可以將正溫度系數(shù)電壓與負(fù)溫度系數(shù)電壓求和，從而產(chǎn)生零溫度系數(shù)的電壓值。

所述補(bǔ)償電路模塊由第四NMOS管MN₄組成，第四NMOS管MN₄的漏極與源極相連并接地，第四NMOS管MN₄的柵極與第一NMOS管的MN₁柵極、第三NMOS管的MN₃的漏極、第六PMOS管的MP₆漏極相連，它可以保證電路環(huán)路的穩(wěn)定性。

自偏置結(jié)構(gòu)電路模塊由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂組成，第一NMOS管MN₁的源極接地，漏極與MP₂的漏極連接再與MP₂的柵極并聯(lián)與MP₁的柵極連接，其MP₂的源極與MP₄的漏極及V_DD連接；第一PMOS管MP₁的源極與V_DD連接，漏極與第四電阻R₄及帶隙基準(zhǔn)源的輸出端V_BG連接，其可以自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，保證電路在正常狀態(tài)下工作。從而實(shí)現(xiàn)了電源電壓為5V的輸入電壓，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V。

在本發(fā)明的一個(gè)實(shí)施例中本發(fā)明所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源電路，包括五部分：分別是正溫度系數(shù)電路模塊、負(fù)溫度系數(shù)電路模塊、補(bǔ)償電路模塊、計(jì)算電路模塊以及自偏置結(jié)構(gòu)電路模塊。所述的正溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成正比的電壓值，其輸出端與計(jì)算電路模塊的輸入端相連；所述的負(fù)溫度系數(shù)電路模塊產(chǎn)生與溫度系數(shù)成反比的電壓值，其輸出端也與計(jì)算電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊的輸入端相連；所述的計(jì)算電路模塊用于產(chǎn)生零溫度系數(shù)的電壓值，其輸出端與自偏置結(jié)構(gòu)電路模塊的輸 入端連接并輸出最終的基準(zhǔn)電壓值；所述的自偏置結(jié)構(gòu)電路模塊用于自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，其輸出端與負(fù)溫度系數(shù)電路模塊、正溫度系數(shù)電路模塊的輸入端相連；所述的補(bǔ)償電路模塊與計(jì)算電路模塊相連實(shí)現(xiàn)電路的環(huán)路穩(wěn)定。

本發(fā)明在實(shí)施例中其還包括運(yùn)算放大器電路模塊，其中運(yùn)算放大器電路模塊為共源共柵結(jié)構(gòu)電路模塊。具體結(jié)構(gòu)如下：第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連。

第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接第六PMOS管MP₆的柵極、第三電阻R₃的第一端。

第一NMOS管MN₁的源極與地相連，第一NMOS管的MN₁柵極連接第六PMOS管MP₆的漏極、第三NMOS管MN₃的漏極、第四NMOS管MN₄的柵極，第一NMOS管MN₁的漏極連接第二PMOS管MP₂的漏極、第二PMOS管MP₂的柵極、第一PMOS管MP₁的柵極，第二PMOS管MP₂的源極與電源V_DD相連，第四NMOS管MN₄的漏極與源極相連并接地。

第二NMOS管MN₂的源極與第三NMOS管MN₃的源極相連并接地，第二NMOS管MN₂的柵極連接第二NMOS管MN₂的漏極、第三NMOS管MN₃的柵極、第五PMOS管MP₅的漏極，第五PMOS管MP₅的源極連接第六PMOS管MP₆的源極、第三PMOS管MP₃的漏極，第三PMOS管MP₃的源極 連接第四PMOS管MP₄的漏極，第三PMOS管MP₃的柵極連接偏置電壓V_BIAS1，第四PMOS管MP₄的源極與電源V_DD相連，第四PMOS管MP₄的柵極連接偏置電壓V_BIAS2。

所述運(yùn)算放大器電路模塊由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構(gòu)成,第二NMOS管MN₂的源極與第三NMOS管MN₃的源極相連并接地，第二NMOS管MN₂的柵極連接第二NMOS管MN₂的漏極、第三NMOS管MN₃的柵極、第五PMOS管MP₅的漏極，第五PMOS管MP₅的源極連接第六PMOS管MP₆的源極、第三PMOS管MP₃的漏極，第三PMOS管MP₃的源極連接第四PMOS管MP₄的漏極，第三PMOS管MP₃的柵極連接偏置電壓V_BIAS1，第四PMOS管MP₄的源極與電源V_DD相連，第四PMOS管MP₄的柵極連接偏置電壓V_BIAS2。

所述負(fù)溫度系數(shù)電路模塊由第一晶體管Q₁構(gòu)成，第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端，產(chǎn)生與溫度系數(shù)成反比的電壓值。第一晶體管Q₁基極與發(fā)射極電壓V_BE1具有負(fù)溫度系數(shù)，常溫下約為

所述正溫度系數(shù)電路模塊由第一晶體管Q₁、第二晶體管Q₂和第一電阻R₁組成，所述第二晶體管Q₂的基極與集電極連接并接地，第二晶體管Q₂發(fā)射極連接第一電阻R₁的第一端，第一電阻R₁的第二端連接運(yùn)算放大器的負(fù)向輸入端、第三電阻R₃的第一端，其可以產(chǎn)生與溫度系數(shù)成正比的電壓值。這是因?yàn)榈谝痪w管Q₁和第二晶體管Q₂發(fā)射極和集電極的差值具有正溫度系數(shù)，即其中n是第一晶體管Q₁和第二晶體管Q₂的發(fā)射極面積之比，其中n為4。

所述計(jì)算電路模塊由第一晶體管Q₁和第二電阻R₂、第三電阻R₃和第四電阻R₄組成，所述第一晶體管Q₁的基極與集電極連接并接地，第一晶體管Q₁發(fā)射極連接第二電阻R₂的第一端、第五PMOS管MP₅的柵極，第二電阻R₂的第二端連接第三電阻R₃的第二端、第四電阻R₄的第一端，第四電阻R₄的第二端連接帶隙基準(zhǔn)源的輸出端V_BG、第一PMOS管MP₁的漏極，第一PMOS管MP₁的源極與電源V_DD相連，它可以將正溫度系數(shù)電壓與負(fù)溫度系數(shù)電壓求和，從而產(chǎn)生零溫度系數(shù)的電壓值。

所述補(bǔ)償電路模塊由第四NMOS管MN₄組成，第四NMOS管MN₄的漏極與源極相連并接地，第四NMOS管MN₄的柵極與第一NMOS管的MN₁柵極、第三NMOS管的MN₃的漏極、第六PMOS管的MP₆漏極相連，它可以保證電路環(huán)路的穩(wěn)定性。

自偏置結(jié)構(gòu)電路模塊由第一NMOS管MN₁、第一PMOS管MP₁和第二PMOS管MP₂組成，第一NMOS管MN₁的源極接地，漏極與MP₂的漏極連接再與MP₂的柵極并聯(lián)與MP₁的柵極連接，其MP₂的源極與MP₄的漏極及V_DD連接；第一PMOS管MP₁的源極與V_DD連接，漏極與第四電阻R₄及帶隙基準(zhǔn)源的輸出端V_BG連接，其可以自動(dòng)調(diào)節(jié)偏置電路的工作點(diǎn)，保證電路在正常狀態(tài)下工作。從而實(shí)現(xiàn)了電源電壓為10V的輸入電壓，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V。

所述的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源的工作原理利用第一晶體管Q₁的基極與集電極相連產(chǎn)生的電壓V_BE1的負(fù)溫度系數(shù)和第一晶體管Q₁與第二晶體管Q₂差值△V_BE的正溫度系數(shù)，產(chǎn)生一個(gè)具有零溫度系數(shù)的基準(zhǔn)電壓V_BG。正溫度系數(shù)電流I_PTAT是通過(guò)第一電阻R₁，第一晶體管Q₁和第二晶體管Q₂實(shí)現(xiàn)，具體表示為：

由此可知，產(chǎn)生的PTAT電流為：I_PTAT＝V_Tlnn/R₁，式中V_T＝kT/q， n是第一晶體管Q₁和第二晶體管Q₂的發(fā)射極面積之比。另外，第二電阻R₂和第三電阻R₃分別位于兩條電流支路，作用是使第一晶體管Q₁和第二晶體管Q₂的集電極與發(fā)射極之間的電壓V_CE相等，從而保證PTAT電流不受厄爾利電壓的影響，確?；鶞?zhǔn)電壓獲得較高精度和良好的溫度特性。根據(jù)以上分析可得，帶隙基準(zhǔn)電壓為：

自偏置結(jié)構(gòu)中流過(guò)第一PMOS管MP₁的電流值是由上述的PTAT電流來(lái)確定的，該電流通過(guò)自偏置結(jié)構(gòu)的自身偏置作用，獲得與電源電壓無(wú)關(guān)的基準(zhǔn)電壓，這就使得電源電壓有很寬的輸入范圍。本發(fā)明所呈現(xiàn)的自偏置結(jié)構(gòu)帶隙基準(zhǔn)源，在不增加電路復(fù)雜性的前提下，實(shí)現(xiàn)了電源電壓為1.6V—10V的寬輸入電壓范圍，并且保持帶隙基準(zhǔn)電壓值恒定為1.23V，極大地提高了電路的穩(wěn)定性能。