穩(wěn)壓器的制造方法
【技術領域】
[0001]本發(fā)明涉及即使電源變動也能將輸出電壓穩(wěn)定化的穩(wěn)壓器。
【背景技術】
[0002]對現(xiàn)有的穩(wěn)壓器進行說明。圖7是示出現(xiàn)有的穩(wěn)壓器的電路圖。
[0003]現(xiàn)有的穩(wěn)壓器具備PMOS晶體管702、703、710、106 ；NM0S晶體管704、705、706、707、708、709 ;基準電壓產生電路701 ;電阻104、105、712 ;電容711 ;接地端子100 ;輸出端子102 ;以及電源端子101。
[0004]在輸出端子102的輸出電壓Vout處于穩(wěn)定狀態(tài)的情況下，電容711被充電至與輸出電壓Vout相同的電壓，因此NMOS晶體管707、708的柵極電壓為0V。輸出電壓Vout因某些條件而快速上升，當該上升電壓超過NMOS晶體管707、708的柵極閾值電壓時NMOS晶體管707、708導通。而且，若NMOS晶體管707導通，則在NMOS晶體管707中流過漏極電流。該電流加到在NMOS晶體管706生成的恒流的偏置電流而增加差分放大電路的偏置電流。
[0005]若輸出電壓Vout上升，則NMOS晶體管705的漏極電壓下降。此時偏置電流增加，因此NMOS晶體管705的漏極電流也增加，能夠對與NMOS晶體管705的漏極連接的PMOS晶體管710的柵極電容快速充電。因此，與偏置電流僅為NMOS晶體管706的情況相比，能夠迅速將PMOS晶體管710導通。
[0006]其結果是，能夠使PMOS晶體管106的柵極電壓迅速上升，并能迅速增大PMOS晶體管106的導通電阻，因此能夠迅速抑制從電源端子101供給的電流并能抑制過沖(例如，參照專利文獻I圖1)。
[0007]專利文獻1:日本特開2009 - 53783號公報。
【發(fā)明內容】
[0008]然而，現(xiàn)有的穩(wěn)壓器存在這樣的課題，S卩，在不怎么產生過沖的穩(wěn)定狀態(tài)下，也以與輸出端子連接的電容檢測過沖，因此有過度檢測過沖的傾向，使輸出電壓下降或輸出噪聲增大。
[0009]本發(fā)明鑒于上述課題而成，提供穩(wěn)定狀態(tài)下不進行過沖的抑制而能夠防止輸出電壓的下降、輸出噪聲的增大的穩(wěn)壓器。
[0010]為了解決現(xiàn)有的課題，本發(fā)明的穩(wěn)壓器采用如下的結構。
[0011]采用這樣的結構，即，具備:基于輸出電壓檢測過沖的過沖檢測電路；基于過沖檢測電路的輸出控制誤差放大電路的輸出端子的過沖抑制電路；以及基于誤差放大電路的輸出電壓辨識輸出晶體管的狀態(tài)的驅動器狀態(tài)辨識電路，驅動器狀態(tài)辨識電路控制過沖抑制電路的動作。
[0012]本發(fā)明的穩(wěn)壓器構成為僅在非調節(jié)狀態(tài)時抑制輸出電壓的過沖，因此能夠防止通常狀態(tài)下的輸出電壓的下降、輸出噪聲的增大。另外，還有能削減穩(wěn)定狀態(tài)下的功耗的效果O
【附圖說明】
[0013]圖1是示出第一實施方式的穩(wěn)壓器的結構的電路圖。
[0014]圖2是示出第一實施方式的穩(wěn)壓器的各節(jié)點的電壓的時間變化的圖。
[0015]圖3是示出第二實施方式的穩(wěn)壓器的結構的電路圖。
[0016]圖4是示出第三實施方式的穩(wěn)壓器的結構的電路圖。
[0017]圖5是示出電平移位電路的一個例子的電路圖。
[0018]圖6是示出電平移位電路的其他例子的電路圖。
[0019]圖7是示出現(xiàn)有的穩(wěn)壓器的結構的電路圖。
[0020]標號說明
100接地端子；101電源端子；102輸出端子；103誤差放大電路；107基準電壓電路；123、131、301、512恒流電路；110過沖檢測電路；120驅動器狀態(tài)辨識電路；130過沖抑制電路；401電平移位電路。
【具體實施方式】
[0021 ] 以下，參照附圖，對本發(fā)明的實施方式進行說明。
[0022]<第一實施方式>
圖1是第一實施方式的穩(wěn)壓器的電路圖。
[0023]第一實施方式的穩(wěn)壓器具備:誤差放大電路103 ；PMOS晶體管121、132、106 ；NMOS晶體管141,133 ;基準電壓電路107 ;恒流電路123,131 ;恒壓電路113 ;電阻104、105、112 ；電容111 ;反相器122 ;接地端子100 ;輸出端子102 ;以及電源端子101。由電容111、電阻112、恒壓電路113構成過沖檢測電路110。由PMOS晶體管121、恒流電路123、反相器122構成驅動器狀態(tài)辨識電路120。由恒流電路131、PMOS晶體管132、NMOS晶體管133構成過沖抑制電路130。
[0024]接著，對第一實施方式的穩(wěn)壓器的連接進行說明。
[0025]誤差放大電路103的反相輸入端子與基準電壓電路107的正極連接，同相輸入端子與電阻104和105的連接點連接，輸出端子與PMOS晶體管106的柵極連接?；鶞孰妷弘娐?07的負極與接地端子100連接，電阻105的另一個端子與接地端子100連接，電阻104的另一個端子與輸出端子102連接。電容111的一個端子與輸出端子102連接，另一個端子與NMOS晶體管133的柵極連接。電阻112的一個端子與NMOS晶體管133的柵極連接，另一個端子與恒壓電路113的正極連接。恒壓電路113的負極與接地端子100連接。PMOS晶體管121的柵極與誤差放大電路103的輸出端子連接，漏極與反相器122的輸入連接，源極與電源端子101連接。恒流電路123的一個端子與反相器122的輸入連接，另一個端子與接地端子100連接。NMOS晶體管141的柵極與反相器122的輸出連接，漏極與NMOS晶體管133的柵極連接，源極與接地端子100連接。NMOS晶體管133的漏極與PMOS晶體管132的柵極連接，源極與接地端子100連接。恒流電路131的一個端子與電源端子101連接，另一個端子與PMOS晶體管132的柵極連接。PMOS晶體管132的漏極與PMOS晶體管106的柵極連接，源極與電源端子101連接。PMOS晶體管106的漏極與輸出端子102連接，源極與電源端子101連接。
[0026]接著，對第一實施方式的穩(wěn)壓器的動作進行說明。
[0027]當電源電壓VDD輸入電源端子101時，穩(wěn)壓器從輸出端子102輸出輸出電壓Vout。電阻104和105對輸出電壓Vout進行分壓，輸出反饋電壓Vfb。誤差放大電路103對輸入到反相輸入端子的基準電壓電路107的基準電壓Vref與輸入到同相輸入端子的反饋電壓Vfb進行比較，控制作為輸出晶體管而動作的PMOS晶體管106的柵極電壓，以使輸出電壓Vout恒定。
[0028]若輸出電壓Vout高于既定電壓，則反饋電壓Vfb變得比基準電壓Vref高。因此，誤差放大電路103的輸出信號(PM0S晶體管106的柵極電壓)變高，PMOS晶體管106截止，因此輸出電壓Vout變低。另外，若輸出電壓Vout低于既定電壓，則進行與上述相反的動作，從而輸出電壓Vout變尚。這樣，穩(wěn)壓器以使輸出電壓Vout丨旦定的方式動作。將該輸出電壓Vout被控制為恒定的狀態(tài)稱為穩(wěn)定狀態(tài)。
[0029]當輸入到電源端子101的電源電壓VDD尚低時，輸出端子102的輸出電壓Vout輸出比既定電壓低的電壓。將穩(wěn)壓器的該狀態(tài)稱為非調節(jié)狀態(tài)。將NMOS晶體管133的柵極設為節(jié)點NUNMOS晶體管141的柵極設為節(jié)點N2、PM0S晶體管106的柵極設為節(jié)點DRVG。
[0030]圖2是示出第一實施方式的穩(wěn)壓器的各節(jié)點的電壓的時間變化的圖。
[0031]當穩(wěn)壓器處于非調節(jié)狀態(tài)時，輸出電壓Vout成為比既定電壓低的電壓。因此，反饋電壓Vfb變得比基準電壓Vref低，節(jié)點DRVG的電壓下降，因此成為PMOS晶體管106的柵極源極間電壓大的狀態(tài)。
[0032]在此，驅動器狀態(tài)辨識電路120的反相電平被設定在比穩(wěn)定狀態(tài)時的節(jié)點DRVG的電壓低的電壓。因此，因為節(jié)點DRVG的電壓小于驅動器狀態(tài)辨識電路120的反相電平，所以PMOS晶體管121想要流動的電流比恒流電路123的電流大。而且，反相器122的輸入成為電源電壓VDD電平，因此節(jié)點N2成為低(Lo)電平，從而使NMOS晶體管141截止，過沖抑制電路130處于能夠動作的狀態(tài)。
[0033]若電源從該狀態(tài)變動并成為穩(wěn)定狀態(tài)，則在輸出電壓Vout產生如圖2所示的過沖。過沖檢測電路I1檢測出該過沖，使節(jié)點NI的電壓上升。若NMOS晶體管133想要流動的電流超過恒流電路131的電流，則PMOS晶體管132的柵極電壓下降，使PMOS晶體管132導通，并使節(jié)點DRVG的電壓上升。這樣，PMOS晶體管106截止，因此輸出電壓Vout的過沖得到抑制。
[0034]若節(jié)點DRVG的電壓進一步上升而超過驅動器狀態(tài)辨識電路120的反相電平，則驅動器狀態(tài)辨識電路120向節(jié)點N2輸出高(High)電平的信號，從而使NMOS晶體管141導通。而且，節(jié)點NI成為低電平，使過沖抑制電路130的動作停止。這樣，如圖2所示，在穩(wěn)定狀態(tài)中過沖抑制電路130不動作，而在輸出電壓Vout