發(fā)生過沖也不會以使節(jié)點DRVG的電壓上升的方式進行動作。
[0035]這樣，在處于穩(wěn)定狀態(tài)時使過沖抑制電路130的動作停止，僅在非調(diào)節(jié)狀態(tài)時使過沖抑制電路130動作，從而能夠抑制輸出電壓Vout的過沖。另外，在穩(wěn)定狀態(tài)中過沖抑制電路130不動作，因此能夠削減穩(wěn)定狀態(tài)下的功耗，并且能夠防止輸出電壓Vout的下降、輸出噪聲的增大。
[0036]如以上說明的那樣，第一實施方式的穩(wěn)壓器僅在非調(diào)節(jié)狀態(tài)時使過沖抑制電路動作，從而能夠在穩(wěn)定狀態(tài)中停止過沖抑制電路的動作而防止輸出電壓Vout的下降、輸出噪聲的增大。另外，能夠削減穩(wěn)定狀態(tài)下的功耗。
[0037]此外，對于過沖檢測電路110和過沖抑制電路130，采用圖1的結(jié)構(gòu)進行了說明，但是并不限定于該結(jié)構(gòu)，只要為能夠檢測出輸出電壓Vout的過沖并加以抑制的結(jié)構(gòu)，則任何結(jié)構(gòu)均可。
[0038]<第二實施方式>
圖3是第二實施方式的穩(wěn)壓器的電路圖。與圖1的不同點在于在NMOS晶體管141的源極與接地端子之間連接恒流電路301。其他與圖1同樣。
[0039]對第二實施方式的穩(wěn)壓器的動作進行說明。當(dāng)電源電壓VDD變動而從非調(diào)節(jié)狀態(tài)成為穩(wěn)定狀態(tài)時，通過使用恒流電路301，使NMOS晶體管141平緩地導(dǎo)通，即，使節(jié)點NI平緩地成為低電平，能夠使過沖抑制電路130的動作平緩地停止。這樣，能夠在完全抑制輸出電壓Vout的過沖后，使過沖抑制電路130的動作停止，能夠防止在過沖尚未完全抑制的情況下停止過沖抑制電路130的動作。其他動作與第一實施方式同樣。
[0040]如以上說明的那樣，第二實施方式的穩(wěn)壓器僅在非調(diào)節(jié)狀態(tài)時使過沖抑制電路動作，在穩(wěn)定狀態(tài)停止過沖抑制電路的動作，從而能夠防止輸出電壓Vout的下降、輸出噪聲的增大。另外，能夠削減穩(wěn)定狀態(tài)下的功耗。而且，能夠防止在過沖尚未完全抑制的情況下停止過沖抑制電路的動作。
[0041]<第三實施方式>
圖4是第三實施方式的穩(wěn)壓器的電路圖。與圖1的不同點在于在PMOS晶體管121的柵極與節(jié)點DRVG之間連接電平移位電路401。
[0042]圖5是示出電平移位電路401的電路圖的一個例子的電路圖。電平移位電路401包括:PM0S晶體管511、η個二極管連接的阻抗元件即PMOS晶體管501到50η、恒流電路512、輸入端子411和輸入端子412。其他與圖1同樣。
[0043]對第三實施方式的穩(wěn)壓器的連接進行說明。PMOS晶體管511的柵極經(jīng)由輸入端子411與誤差放大電路103的輸出連接，漏極與接地端子100連接。在PMOS晶體管511的源極與輸出端子412之間串聯(lián)連接有二極管連接的η個PMOS晶體管501?50η。恒流電路512的一個端子與電源端子101連接，另一個端子與輸出端子412連接。其他與圖1同樣。
[0044]對第三實施方式的穩(wěn)壓器的動作進行說明。若PMOS晶體管511、PM0S晶體管501至50η的閾值為Vtp，則電平移位電路401的輸入端子411與輸出端子412間的電壓表示為(n + I) X I Vtp I ο在此，η為PMOS晶體管501至50η的個數(shù)，通過調(diào)節(jié)個數(shù)，能夠調(diào)節(jié)電平移位電路401的輸入端子411與輸出端子412間的電壓。電平移位電路401的輸入端子411與輸出端子412間電壓和PMOS晶體管121的閾值電壓之和與驅(qū)動器狀態(tài)辨識電路120的反相電平相同，通過采用電平移位電路401，能夠調(diào)節(jié)驅(qū)動器狀態(tài)辨識電路120的反相電平。這樣，能夠任意設(shè)定過沖抑制電路130停止的節(jié)點DRVG的電壓，并能任意設(shè)定抑制輸出電壓Vout的過沖后使過沖抑制電路130的動作停止的時間。
[0045]圖6是示出電平移位電路401的其他例子的電路圖。設(shè)有:在柵極與輸入端子411連接、漏極與接地端子100連接、源極與恒流電路512連接的PMOS晶體管511、以及在PMOS晶體管511的源極與輸出端子412之間對各自的源極連接恒流電路611?61m的PMOS晶體管601?60m。若PMOS晶體管511、PM0S晶體管601至60m的閾值為Vtp，則電平移位電路401的輸入端子411與輸出端子412間的電壓表示為(m+l)X I Vtp I。因此，通過調(diào)節(jié)PMOS晶體管601至60m的個數(shù)，能夠調(diào)節(jié)電平移位電路401的輸入端子411與輸出端子412間的電壓。電平移位電路401的輸入端子411與輸出端子412間電壓和PMOS晶體管121的閾值電壓之和與驅(qū)動器狀態(tài)辨識電路120的反相電平相同，通過采用電平移位電路401，能夠調(diào)節(jié)驅(qū)動器狀態(tài)辨識電路120的反相電平。這樣，能夠任意設(shè)定停止過沖抑制電路130的節(jié)點DRVG的電壓，并且能夠任意設(shè)定抑制輸出電壓Vout的過沖后停止過沖抑制電路130的動作的時間。
[0046]此外，作為使過沖抑制電路130的動作停止的晶體管，采用了圖4的NMOS晶體管141，但不限于該結(jié)構(gòu)，只要為接受驅(qū)動器狀態(tài)辨識電路120的信號而能夠停止過沖抑制電路130的動作的結(jié)構(gòu)，則任何結(jié)構(gòu)均可。
[0047]另外，圖5的二極管連接的η個PMOS晶體管501至50η也可以置換為電阻。而且，關(guān)于電平移位電路401，采用圖5或圖6的結(jié)構(gòu)進行了說明，但不限于該結(jié)構(gòu)，只要為能夠調(diào)節(jié)驅(qū)動器狀態(tài)辨識電路120的反相電平的結(jié)構(gòu)，則任何結(jié)構(gòu)均可。
[0048]如以上說明的那樣，第三實施方式的穩(wěn)壓器僅在非調(diào)節(jié)狀態(tài)時使過沖抑制電路動作，在穩(wěn)定狀態(tài)停止過沖抑制電路的動作，從而能夠防止輸出電壓Vout的下降、輸出噪聲的增大。另外，能夠削減穩(wěn)定狀態(tài)下的功耗。而且，能夠任意設(shè)定抑制輸出電壓Vout的過沖后停止過沖抑制電路的動作的時間。
【主權(quán)項】
1.一種穩(wěn)壓器，包括: 基準電壓電路，產(chǎn)生基準電壓； 輸出晶體管，輸出輸出電壓； 誤差放大電路，對將所述輸出電壓分壓后的分壓電壓與所述基準電壓之差進行放大并輸出，控制所述輸出晶體管的柵極； 過沖檢測電路，對輸入端子輸入基于所述輸出電壓的電壓；以及過沖抑制電路，對輸入端子輸入所述過沖檢測電路的輸出，輸出端子與所述誤差放大電路的輸出端子連接， 所述穩(wěn)壓器的特征在于，具備: 驅(qū)動器狀態(tài)辨識電路，輸入端子與所述誤差放大電路的輸出端子連接，辨識所述輸出晶體管的狀態(tài)；以及 第一晶體管，柵極與所述驅(qū)動器狀態(tài)辨識電路的輸出端子連接，漏極與所述過沖抑制電路的輸入端子連接，根據(jù)所述驅(qū)動器狀態(tài)辨識電路的輸出使所述過沖抑制電路的動作停止。
2.如權(quán)利要求1所述的穩(wěn)壓器，其特征在于， 在所述第一晶體管的源極連接有第一恒流電路。
3.如權(quán)利要求1或2所述的穩(wěn)壓器，其特征在于， 所述驅(qū)動器狀態(tài)辨識電路具備: 第二晶體管，柵極與所述誤差放大電路的輸出端子連接； 第二恒流電路，與所述第二晶體管的漏極連接；以及 反相器，輸入與所述第二晶體管的漏極連接，輸出與所述第一晶體管的柵極連接。
4.如權(quán)利要求3所述的穩(wěn)壓器，其特征在于， 所述驅(qū)動器狀態(tài)辨識電路在所述誤差放大電路的輸出端子與所述第二晶體管的柵極之間具備電平移位電路。
5.如權(quán)利要求4所述的穩(wěn)壓器，其特征在于， 所述電平移位電路具備: 第三晶體管，柵極與所述電平移位電路的輸入端子連接，漏極與接地端子連接； 第三恒流電路，一個端子與電源端子連接，另一個端子與所述電平移位電路的輸出端子連接；以及 阻抗元件，設(shè)置在所述第三晶體管的源極與所述第三恒流電路的另一個端子之間。
6.如權(quán)利要求5所述的穩(wěn)壓器，其特征在于， 所述阻抗元件由電阻或二極管連接的晶體管構(gòu)成。
7.如權(quán)利要求4所述的穩(wěn)壓器，其特征在于， 所述電平移位電路具備: 第三恒流電路，一個端子與電源端子連接； 第三晶體管，柵極與所述電平移位電路的輸入端子連接，源極與所述第三恒流電路的另一個端子連接，漏極與接地端子連接； 第四恒流電路，一個端子與所述電源端子連接； 第四晶體管，柵極與所述第三晶體管的源極連接，源極與所述第四恒流電路的另一個端子連接； 第m恒流電路，一個端子與所述電源端子連接，其中m為5以上的整數(shù)；以及第m晶體管，柵極與第m — I晶體管的源極連接，源極與所述第m恒流電路的另一個端子和所述電平移位電路的輸出端子連接。
【專利摘要】本發(fā)明提供在穩(wěn)定狀態(tài)下不進行過沖的抑制而能夠防止輸出電壓的下降、輸出噪聲的增大的穩(wěn)壓器。采用這樣的結(jié)構(gòu)，即，具備：基于輸出電壓檢測過沖的過沖檢測電路；基于過沖檢測電路的輸出控制誤差放大電路的輸出端子的過沖抑制電路；以及基于誤差放大電路的輸出電壓辨識輸出晶體管的狀態(tài)的驅(qū)動器狀態(tài)辨識電路，驅(qū)動器狀態(tài)辨識電路控制過沖抑制電路的動作。
【IPC分類】G05F1-56
【公開號】CN104808732
【申請?zhí)枴緾N201510039913
【發(fā)明人】富岡勉, 杉浦正一
【申請人】精工電子有限公司
【公開日】2015年7月29日
【申請日】2015年1月27日
【公告號】US20150214838