[0015]圖2是圖1的電路原理圖。
【具體實施方式】
[0016]下面結合實施例和附圖對本發(fā)明的適用于電源管理的Q值調節(jié)的低輸出電流LD0電路做出詳細說明。
[0017]本發(fā)明的適用于電源管理的Q值調節(jié)的低輸出電流LD0電路，是由兩個增益放大級、一個寬帶放大級、兩個電流鏡緩沖級、一個功率晶體管回路、一個電阻反饋回路和兩個頻率補償回路組成。兩個增益放大級分別是:第一跨導增益輸入級包括gmll和gml2 ;第二跨導增益輸入級gm2。兩個電流鏡緩沖級包括:第一電流鏡緩沖級和第二電流鏡緩沖級。一個寬帶放大級。一個功率晶體管回路。一個電阻反饋回路。兩個頻率補償電容Cml和Cm2。
[0018]如圖1所示，本發(fā)明的適用于電源管理的Q值調節(jié)的低輸出電流LD0電路，包括有:由第一跨導增益輸入級gmll、gml2構成的第一增益放大級，由第二跨導增益輸入級gm2構成的第二益放大級，寬帶放大級F，電流鏡緩沖級D，功率晶體管回路B，電阻反饋回路R，以及第一頻率補償電容Cml和第二頻率補償電容Cm2，其中，所述的第一跨導增益輸入級gml 1、gml2、寬帶放大級F、第二跨導增益輸入級gm2和功率晶體管回路B分別連接電源電壓VDD，所述的第一跨導增益輸入級gmll、gml2的輸入端分別連接基準電壓Vref和電阻反饋回路R，第一跨導增益輸入級gmll、gml2的輸出端依次通過電流鏡緩沖級D和寬帶放大級F連接第二跨導增益輸入級gm2的輸入端，第二跨導增益輸入級gm2的輸出端連接功率晶體管回路B，所述的第一跨導增益輸入級gmll、gml2的輸出端還分別通過第一頻率補償電容Cml連接功率晶體管回路B，以及通過第二頻率補償電容Cm2至電壓輸出端Vout，功率晶體管回路B的輸出端至電壓輸出端Vout，所述的電壓輸出端Vout還依次通過第五電阻Resr和輸出電容Cout接地，以及通過第六電阻RL接地。
[0019]所述的第一跨導增益輸入級是由輸入端連接基準電壓Vref的第一跨導增益gmll和輸入端連接電阻反饋回路R的第二跨導增益gml2構成；所述電流鏡緩沖級D包括有第一電流鏡緩沖級D1和第二電流鏡緩沖級D2 ;其中，所述第一跨導增益gmll的輸出端依次通過第一電流鏡緩沖級D1和寬帶放大級F連接第二跨導增益輸入級gm2的輸入端，以及通過第一頻率補償電容Cml連接功率晶體管回路B ;所述第二跨導增益gml2的輸出端依次通過第二電流鏡緩沖級D2和寬帶放大級F連接第二跨導增益gml2的輸入端，以及通過第二頻率補償電容Cm2至電壓輸出端Vout。
[0020]本發(fā)明的適用于電源管理的Q值調節(jié)的低輸出電流LD0電路的具體構成如圖2所示，具體如下:
[0021]所述的第一跨導增益gmll是由第六NM0S晶體管M12實現，所述第二跨導增益gml2是由第五NM0S晶體管Mil實現，其中，所述第六NM0S晶體管M12的柵極接第一基準電壓Vref，第五NM0S晶體管Mil的柵極接電阻反饋回路R，第六NM0S晶體管M12的漏極接第一電流鏡緩沖級D1，以及通過第一頻率補償電容Cml連接功率晶體管回路B，第五NM0S晶體管Mil的漏極接第二電流鏡緩沖級D2，以及通過第二頻率補償電容Cm2至電壓輸出端Vout，所述第六NM0S晶體管M12和第五NM0S晶體管Mil的源極通過第一 PM0S晶體管M10連接電源電壓VDD，第一 PM0S晶體管M10的柵極接第一偏置電壓Vbl。
[0022]所述的第一電流鏡緩沖級D1是由第^^一 NM0S晶體管M14和第十二 NM0S晶體管M141實現，其中，所述第i^一 NM0S晶體管M14和第十二 NM0S晶體管M141的柵極相互連接，第^^一 NM0S晶體管M14和第十二 NM0S晶體管M141的源極接地，第^^一 NM0S晶體管M14的漏極構成第一電流鏡緩沖級D1的輸入端連接用于實現第一跨導增益gmll的第六NM0S晶體管M12的漏極，第^^一 NM0S晶體管M14的漏極和柵極相互連接，第十二 NM0S晶體管M141的漏極構成第一電流鏡緩沖級D1的輸出端連接寬帶放大級F ;所述第二電流鏡緩沖級D2是由第十三NM0S晶體Ml3和第十四NM0S晶體Ml31實現，第十三NM0S晶體Ml3的柵極和漏極相互連接，第十三NM0S晶體M13和第十四NM0S晶體M131的柵極相互連接，第十三NM0S晶體M13和第十四NM0S晶體M131的源極接地，第十三NM0S晶體M13的漏極構成第二電流鏡緩沖級D2的輸入端連接用于實現第二跨導增益gml2的第五NM0S晶體管Mil的漏極，第十四NM0S晶體M131的漏極構成第二電流鏡緩沖級D2的輸出端連接寬帶放大級F。
[0023]所述的第^^一 NM0S晶體管M14與第十二 NM0S晶體管M141的寬長比kl為2?5 ;所述第十三NM0S晶體M13和第十四NM0S晶體M131的寬長比k2為2?5。
[0024]所述的寬帶放大級F包括有第七NM0S晶體管M15、第八NM0S晶體管M16、第九NM0S晶體管M151和第十NM0S晶體管M161，以及第一電阻Rbl和第二電阻Rb2，其中，第七NM0S晶體管M15的柵極和第九NM0S晶體管M151的漏極連接第一電阻Rbl的一端，第八NM0S晶體管M16的柵極和第十NM0S晶體管M161的漏極連接第二電阻Rb2的一端，第一電阻Rbl和第二電阻Rb2的另一端通過第二 PM0S晶體管M101接電源電壓VDD，第七NM0S晶體管M15的源極和第九NM0S晶體管M151的柵極構成寬帶放大級F的一個輸入端連接第二電流鏡緩沖級D2的輸出端，第八NM0S晶體管M16的源極和第十NM0S晶體管M161的柵極構成寬帶放大級F的又一個輸入端連接第一電流鏡緩沖級D1的輸出端，第七NMOS晶體管M15的漏極通過第三PMOS晶體管M17接電源電壓VDD，第三PMOS晶體管M17的柵極和漏極相互連接，第八NMOS晶體管M16的漏極通過第四PMOS晶體管M18接電源電壓VDD，第八NMOS晶體管M16的漏極還構成寬帶放大級F的輸出端連接用于實現第二跨導增益輸入級gm2的第十五PMOS晶體管M19，所述第二 PMOS晶體管M101的柵極接第一偏置電壓Vbl，第三PMOS晶體管M17和第四PMOS晶體管M18的柵極相互連接，第十五PMOS晶體管M19的源極接電源電壓VDD，第十五PMOS晶體管M19的漏極構成輸出端和第十六NMOS晶體管M20的漏極共同接功率晶體管回路B，第十六NMOS晶體管M20的柵極連接第八NMOS晶體管M16的柵極，第十六NMOS晶體管M20的源極通過一個第十七NMOS晶體管M21接地，第十七NMOS晶體管M21的柵極接第二偏置電壓Vb2。
[0025]所述的功率晶體管回路B包括有第十八PM0S晶體管MP和反饋電容Cm3，其中，第十八PM0S晶體管MP的柵極作為輸入端分別連接用于實現第二跨導增益輸入級gm2的第十五PM0S晶體管M19的輸出端即漏極，以及連接第一頻率補償電容Cml，第十八PM0S晶體管MP的柵極還連接反饋電容Cm3的一端，第十八PM0S晶體管MP的源極接電源電壓VDD，第十八PM0S晶體管MP的漏極和反饋電容Cm3的另一端共同至電壓輸出端Vout。
[0026]所述的電阻反饋回路R是由第三電阻Rfl和第四電阻Rf2串聯構成，其中，第三電阻Rfl和第四電阻Rf2的連接點作為反饋端連接用于實現構成第一跨導增益輸入級的第二跨導增益gml2的第五NMOS晶體管Mil的柵極，所述第三電阻Rfl的另一端至電壓輸出端Vout，所述第四電阻Rf2的另一端接地。
[0027]本發(fā)明的適用于電源管理的Q值調節(jié)的低輸出電流LD0電路，選取第六NM0S晶體管M12作為基準電壓輸入端、第五NM0S晶體管Mil作為信號反饋輸入端。然后信號經過電流鏡緩沖級實現電流的倍增，然后經過寬帶放大器級、第二增益級和功率晶體管MP，最終到達電壓輸出端Vout。同時經過Rfl和Rf2的反饋，以及兩個補償電容Cml和Cm2的反饋，實現調節(jié)環(huán)路的Q值。信號經過兩條路徑:一路是頻率補償路徑，一路是反饋路徑到達電壓輸出端Vout。至此信號完成了環(huán)路內的反饋比較和放大。在LD0的輸出端加載電阻和負載電容可以測試LD0的小信號交流響應和大信號的階躍響應。結果表明本款低輸出電流LD0能夠在較低輸出電流和較小的芯片面積條件下維持環(huán)路的穩(wěn)定性。
【主權項】
1.一種適用于電源管理的Q值調節(jié)的低輸出電流LDO電路，其特征在于，包括有:由第一跨導增益輸入級(gmll、gml2)構成的第一增益放大級，由第二跨導增益級(gm2)構成的第二益放大級，寬帶放大級(F)，電流鏡緩沖級(D)，功率晶體管回路(B)，電阻反饋回路(R)，以及第一頻率補償電容(Cml)和第二頻率補償電容(Cm2)，其中，所