本發(fā)明涉及一種掩膜產(chǎn)生方法；特別涉及一種半導體晶圓的掩膜產(chǎn)生方法。
背景技術(shù)：
：隨著半導體對于尺寸縮小技術(shù)持續(xù)的進步下(例如32納米、28納米以及20納米工藝以下)，集成電路設(shè)計也越來越困難。設(shè)計電路的效能嚴重地被各種電路圖案的影像影響，例如參雜井、源極及漏極、柵極、通孔/接觸墊以及其他電路特征。當先進電路設(shè)計具有包括鰭狀主動區(qū)域的三維架構(gòu)時，其更加深在適當?shù)男螤钜约按笮〉囊笙滦纬呻娐返睦щy度。為了在設(shè)計的圖案轉(zhuǎn)換為晶圓的過程中加強成像效果，光學接近修正(opticalproximitycorrection，OPC)是不可缺少的。設(shè)計的圖案被調(diào)整以產(chǎn)生在晶圓上的具有改善解析度的影像。然而，最終晶圓結(jié)果與各種工藝以及參數(shù)相關(guān)。光刻印刷的能力也受限于阻抗模糊(resistblur)、掩膜衍射(maskdiffraction)、投影影像解析度(projectionimagingresolution)以及掩膜寫入的電子束模糊(electronbeamblur)。現(xiàn)今的方法在電路效能以及制造成本的限制下無法有效的提供優(yōu)化的晶圓。因此，需要可有效減少圖案錯誤以及上述問題的電路設(shè)計以及掩膜制造。技術(shù)實現(xiàn)要素：根據(jù)以下的詳細說明并配合說明書附圖做完整公開。應注意的是，根據(jù)本產(chǎn)業(yè)的一般作業(yè)，圖示并未必按照比例繪制。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。在一實施例中，一種集成電路方法包括：接收一集成電路布局文件；以及對集成電路布局文件執(zhí)行一逆電子束技術(shù)工藝(inversebeamtechnologyprocess，IBTprocess)以產(chǎn)生一最終掩膜圖案，其中逆電子束技術(shù)工藝使用一單一逆電子束技術(shù)模型對一掩膜產(chǎn)生工藝以及一晶圓產(chǎn)生工藝進行模擬。在另一實施例中，一種集成電路方法包括：接收一集成電路布局文件；對集成電路布局文件執(zhí)行一光學接近修正工藝以產(chǎn)生一光學接近修正后掩膜圖；對光學接近修正后掩膜圖執(zhí)行一掩膜接近修正工藝以產(chǎn)生一接近修正后掩膜圖案；切割(fracturing)接近修正后掩膜圖案；根據(jù)接近修正后掩膜圖案辨別集成電路布局文件中的多個熱點；以及對集成電路布局文件在熱點中執(zhí)行一逆電子束技術(shù)工藝以產(chǎn)生一最終掩膜圖案，其中逆電子束技術(shù)工藝使用一單一逆電子束技術(shù)模型模擬一掩膜產(chǎn)生工藝以及一晶圓產(chǎn)生工藝。在另一實施例中，一種集成電路設(shè)計系統(tǒng)包括一制造數(shù)據(jù)模塊、一逆電子束技術(shù)建立器以及一逆電子束技術(shù)模塊。制造數(shù)據(jù)模塊用以自一掩膜產(chǎn)生工藝以及一晶圓產(chǎn)生工藝的過程中搜集制造數(shù)據(jù)。逆電子束技術(shù)建立器用以使用制造過程建立一逆電子束技術(shù)模型，其中逆電子束技術(shù)模型用以模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝。逆電子束技術(shù)模塊用以根據(jù)一集成電路布局文件，使用逆電子束技術(shù)模型執(zhí)行一逆電子束技術(shù)工藝以產(chǎn)生一最終掩膜圖案。附圖說明根據(jù)以下的詳細說明并配合說明書附圖做完整公開。應注意的是，根據(jù)本產(chǎn)業(yè)的一般作業(yè)，圖示并未必按照比例繪制。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。圖1為根據(jù)實施例所建構(gòu)的一種制造集成電路的方法的流程圖。圖2-3為根據(jù)實施例所建構(gòu)的在各種設(shè)計階段的一擊成電路布局文件的示意圖。圖4為根據(jù)本實施例所建構(gòu)的一種建立逆電子束技術(shù)模型方法的流程圖。圖5為根據(jù)實施例所建構(gòu)用于圖1以及圖4所示的方法的一種系統(tǒng)的方塊圖。圖6為根據(jù)實施例所建構(gòu)圖5所示的系統(tǒng)的一種電子束寫入器的示意圖。圖7為根據(jù)實施例所建構(gòu)的一種產(chǎn)生集成電路方法的流程圖。圖8-13為根據(jù)實施例所建構(gòu)在各種設(shè)計階段的一種集成電路布局文件的主要特征的示意圖。圖14-17為根據(jù)實施例所建構(gòu)在各種制造階段的一種半導體晶圓的剖面圖。其中，附圖標記說明：120集成電路布局文件122、124、126、128電路特征122主要特征132最終晶圓圖案130虛設(shè)特征150下線系統(tǒng)152集成電路設(shè)計者154最終晶圓圖案模型156逆電子束技術(shù)模塊158掩膜產(chǎn)生模塊160逆電子束技術(shù)模型數(shù)據(jù)庫162晶圓產(chǎn)生模塊164切割模塊166生產(chǎn)數(shù)據(jù)模塊168逆電子束技術(shù)建立器170電子束寫入器/電子束曝光系統(tǒng)172電子束源174電子束176掩膜178鏡頭180掃瞄器182平臺190目標晶圓192期望掩膜圖案194目標掩膜196掩膜圖案300半導體晶圓310半導體基板320材料層330圖案化光致抗蝕劑層100、133、200方法102～112、114～118、202～212步驟具體實施方式以下的公開內(nèi)容提供許多不同的實施例或范例以實施本案的不同特征。以下的公開內(nèi)容敘述各個構(gòu)件及其排列方式的特定范例，以簡化說明。當然，這些特定的范例并非用以限定。例如，若是本發(fā)明書敘述了一第一特征形成于一第二特征的上或上方，即表示其可能包含上述第一特征與上述第二特征是直接接觸的實施例，亦可能包含了有附加特征形成于上述第一特征與上述第二特征之間，而使上述第一特征與第二特征可能未直接接觸的實施例。另外，以下公開書不同范例可能重復使用相同的參考符號及/或標記。這些重復是為了簡化與清晰的目的，并非用以限定所討論的不同實施例及/或結(jié)構(gòu)之間有特定的關(guān)系。圖1為根據(jù)實施例所構(gòu)成的一種制造集成電路(IC)的方法100的流程圖，特別用于集成電路設(shè)計以及掩膜制造。方法100通過自設(shè)計者接收一集成電路布局文件(或者集成電路設(shè)計圖案)開始于步驟102。在一實施例中，設(shè)計者可為一IC設(shè)計公司(designhouse)。在另一實施例中，設(shè)計者為與一半導體制造廠商分離并且可根據(jù)集成電路布局文件制造集成電路產(chǎn)品的一設(shè)計團隊。在實施例中，半導體制造廠商可制造光掩膜(photomask)及/或半導體晶圓。集成電路布局文件包括為了集成電路產(chǎn)品的規(guī)格所設(shè)計的設(shè)計電路圖案的一個或者多個層(layer)。光掩膜指的是一圖案化基板，用于一光刻工藝以圖案化一半導體晶圓。在以下的說明中，光掩膜(photomask)、掩膜(mask)以及發(fā)光分劃線(reticle)可被互換使用。集成電路布局文件被表示在具有電路圖案的信息的一個或者多個數(shù)據(jù)文件中。在一實施例中，集成電路布局文件是用現(xiàn)有技術(shù)中的圖像數(shù)據(jù)系統(tǒng)(graphicdatasystem(GDS或者GDSII))格式所表示的。在其他實施例中，集成電路布局文件可由其他適合的格式所表示，例如開放圖稿系統(tǒng)交換標準(openartworksysteminterchangestandard(OASIS或者OAS))。設(shè)計者基于要生產(chǎn)的產(chǎn)品的規(guī)格采用合適的設(shè)計過程，產(chǎn)生集成電路布局文件。設(shè)計過程可包括邏輯設(shè)計、物理設(shè)計及/或布局(place)與布線(route)。舉例而言，集成電路布局文件的一部分包括用以形成于半導體基板(例如硅晶圓)及用以設(shè)置在半導體基板的各種金屬層的各種集成電路的特征(ICfeatures或者mainfeatures)，例如主動區(qū)、參雜井、源/漏極、柵極、通孔/接觸墊及夾層互連(interlayerinterconnection)的金屬線以及焊墊的開口。集成電路布局文件可包括某些輔助特征，例如為了成像效果(imagingeffect)、工藝改善(processingenhancement)及/或掩膜定義信息(maskidentificationinformation)的特征。圖2所示為根據(jù)實施例所構(gòu)成的布局設(shè)計120的示意圖。集成電路布局文件120包括多電路特征，例如電路特征122、124、126以及128。這些電路特征也可視為主要特征(mainfeature)。集成電路布局文件120中的主要特征構(gòu)成集成電路產(chǎn)品的集成電路的一部分，并且用以形成或者定義半導體晶圓的一金屬層。因此，集成電路布局文件120可用以定義集成電路產(chǎn)品的一圖案層(patternlayer)。在實施例中，集成電路產(chǎn)品的圖案層包括用以定義主動區(qū)、源/漏極、柵極、接觸特征的圖案。在一實施例中，集成電路布局文件120定義用以形成于半導體晶圓的介電材料層(dielectricmateriallayer)的接觸孔(contacthole)。如圖1所示，方法100可包括通過自集成電路布局文件120形成一最終晶圓圖案的步驟104。在某些實施例中，步驟104包括在集成電路布局文件120中加入虛設(shè)特征以優(yōu)化半導體制造。舉例而言，集成電路布局文件120包括用以定義用以形成在一半導體晶圓上的各種主動區(qū)的圖案。進一步而言，主動區(qū)是通過以下方式形成在半導體晶圓上：包括光刻圖案以形成蝕刻掩膜(etchmask)的工藝；在半導體晶圓中刻蝕形成溝槽；在溝槽(trench)中填入介電材料；以及在半導體晶圓上執(zhí)行一化學機械研磨工藝(ChemicalMechanicalPolishing，CMP)以形成小溝槽隔離特征(shallowtrenchisolationfeature，STIfeature)以定義被小溝槽隔離特征環(huán)繞的主動區(qū)。其中，化學機械研磨工藝用以移除多余的介電材料，并且使得半導體晶圓的頂面(topsurface)平坦。然而，化學機械研磨工藝亦可能造成凹陷和腐蝕的副作用。被加入集成電路布局文件的虛設(shè)特征是用以調(diào)整圖案密度以減少化學機械研磨工藝的副作用，并且改善化學機械研磨工藝的結(jié)果。在另一實施例中，集成電路布局文件包括用以定義主動區(qū)的一圖案。在集成電路布局文件植入虛設(shè)特征，使得采用在半導體晶圓上的一熱退火工藝被改善(例如用熱退火工藝(thermalannealingprocess)激活離子注入摻雜(theionimplanteddopant))并且減少或者完全移除熱退火在各處的變異。在另一例子中，集成電路布局文件為用以定義在內(nèi)連線結(jié)構(gòu)(interconnectionstructure)中的金屬線的圖案。于集成電路布局文件的晶粒角落電路阻擋(die-corner-circuit-forbidden，DCCF)區(qū)中，加入虛設(shè)特征以釋放晶片角落的壓力。在某些其他例子中，步驟104可額外地或者替代性地包括加入的其他特征(例如掩膜辨識號碼(例如，條碼)、定位標記(alignmentmark)及/或測試圖案)至集成電路布局文件中適當?shù)奈恢?，例如，為了各種在制造的使用以及考量在邊框區(qū)域(frameregion)加入其他特征。另外，經(jīng)由步驟104所產(chǎn)生的為最終晶圓圖案。在圖3所示的實施例中，在集成電路布局文件120中加入虛設(shè)特征130以形成最終晶圓圖案132。在本實施例中，加入虛設(shè)特征130是為了改變該處的圖案密度使得各處的圖案密度差異較小，以減少或者完全排除工藝差異以及其他不可預期的影響。方法100包括步驟106用以對集成電路布局文件120執(zhí)行逆電子束技術(shù)工藝(inversebeamtechnologyprocess，IBTprocess)以產(chǎn)生最終掩膜圖案。最終掩膜圖案為要被形成于光掩膜上的圖案，其中最終掩膜圖案是使用于通過使用圖案化光掩膜的光刻工藝以圖案化一半導體晶圓。若執(zhí)行到步驟104，逆電子束技術(shù)工藝則使用于最終晶圓圖案上，以產(chǎn)生最終掩膜圖案。逆電子束技術(shù)工藝為一個模塊化工藝(modelbasedprocess)用以使用逆電子束技術(shù)模型(inversebeamtechnologymodel，IBTmodel)調(diào)整集成電路布局文件。逆電子束技術(shù)模型為單一數(shù)學模型(逆電子束技術(shù)模型)用以同時模擬一掩膜產(chǎn)生工藝以圖案化光掩膜以及一晶圓產(chǎn)生工藝以圖案化半導體晶圓。在本實施例中，掩膜產(chǎn)生工藝包括一電子束直接寫入工藝(electron-beamdirectwritingprocess)用以圖形化光掩膜。詳細而言，晶圓產(chǎn)生工藝包括一光刻曝光工藝以在涂覆于半導體晶圓上的光致抗蝕劑層(photoresistlayer)上形成一曝光影像。光致抗蝕劑層為在光刻曝光工藝中對輻射能量敏感(例如，紫外線)的材料層，并且隨著輻射能量產(chǎn)生化學變化。在本實施例中，晶圓產(chǎn)生工藝還包括隨著光致抗蝕劑特性執(zhí)行工藝。進一步而言，晶圓產(chǎn)生工藝包括在光刻曝光工藝中光致抗蝕劑的輻射誘發(fā)的反應(radiation-inducedreaction)以及在顯影工藝(developingprocess)中光致抗蝕劑的溶解，以形成一圖案化光致抗蝕劑層。在某些實施例中，晶圓產(chǎn)生工藝還包括實施于半導體晶圓的一蝕刻工藝以使用圖案化光致抗蝕劑層作為蝕刻掩膜，以在半導體晶圓上形成一圖案化材料層。在另一實施例中，晶圓產(chǎn)生工藝還包括實施于半導體晶圓的一離子注入工藝(ionimplantationprocess)以使用圖案化光致抗蝕劑層(patternedphotoresistlayer)作為注入掩膜(implantationmask)，以在半導體晶圓中形成摻雜特征。光掩膜被使用掩膜數(shù)據(jù)(例如切割后掩膜布局(fracturedmasklayout))的掩膜產(chǎn)生工藝給圖案化。由于掩膜產(chǎn)生工藝的各種制造過程因素(例如，電子束模糊(electron-beamblur))，真正形成在光掩膜上的掩膜圖案會不同于原本的掩膜布局。晶圓產(chǎn)生工藝圖案化半導體晶圓以在半導體晶圓上形成一圖案化材料層。在各實施例中，圖案化材料層包括蝕刻材料層(例如蝕刻半導體層、蝕刻介電材料層或者蝕刻導電材料層)，或者替代性地包括摻雜半導體層(例如硅摻雜層)。如上所述，晶圓產(chǎn)生工藝包括光刻曝光工藝、顯影工藝以及蝕刻工藝(或者離子注入工藝)。由于晶圓產(chǎn)生工藝中的各種制造因素(例如，光致抗蝕劑模糊(maskdiffraction)、投影影像解析度(projectionimagingresolution)、酸擴散(aciddiffusion)及/或蝕刻偏置(etchingbias)，實際上形成于半導體晶圓上的晶圓圖案會與目標的晶圓圖案不同，其中目標的晶圓圖案即為最終晶圓圖案或者集成電路布局文件。逆電子束技術(shù)模型模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝，以根據(jù)目標的晶圓圖案預測實際上形成的晶圓圖案，并且進行回饋以調(diào)整最終晶圓圖案，使得實際上的晶圓圖案更接近目標的晶圓圖案。逆電子束技術(shù)模型為單一的一模型用以模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝。逆電子束技術(shù)模型是基于掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝的歷史制造數(shù)據(jù)所建立的。逆電子束技術(shù)工藝為模型化工藝(model-basedprocess)用以根據(jù)模擬結(jié)果并使用逆電子束技術(shù)模型，產(chǎn)生掩膜數(shù)據(jù)(例如，切割后掩膜布局)，使得模擬晶片輪廓(simulatedwafercontour)更接近最終晶圓圖案或者將兩者的差異降低于一預設(shè)允許范圍。換言之，模擬晶片輪廓符合目標晶圓。逆電子束技術(shù)工藝為使用最終晶圓圖案作為輸入并且產(chǎn)生最終掩膜數(shù)據(jù)為輸出的一反復工藝(iterativeprocess)。在該反復工藝中，掩膜數(shù)據(jù)被反復修正直到模擬晶片輪廓符合目標晶圓為止。因此，所產(chǎn)生的掩膜數(shù)據(jù)可被使用于模擬最終掩膜圖案。以下為某些實施例的逆電子束技術(shù)模型的描述。在實施例中，最終掩膜圖案通過一電子束寫入工藝被轉(zhuǎn)換為掩膜并且藉以定義電子束寫入劑量圖(e-beamwritingdosemap)。在下述的描述中，f(x，y)為二維函數(shù)用以定義電子束射圖(electron-beamshotmap)；函數(shù)Φ1用以定義用以模擬掩膜產(chǎn)生工藝的掩膜產(chǎn)生函數(shù)；并且掩膜圖案(根據(jù)所模擬的掩膜產(chǎn)生工藝形成在掩膜上的掩膜輪廓)是由掩膜圖案m(x，y)所定義。因此，掩膜圖案m(x，y)與電子束射圖的關(guān)系為：m(x，y)＝Φ1(f(x，y))................公式(1)所投影的晶圓影像是由晶圓影像I(x，y)所定義的。晶圓影像函數(shù)Φ2在光刻曝光工藝中，模擬在晶圓上的掩膜的影像，其中光刻曝光工藝是用以使用掩膜圖案化半導體晶圓。因此，在晶圓上所投影的晶圓影像I＝I(x，y)與掩膜圖案的關(guān)系為：I(x，y)＝Φ2(m(x，y)).................公式(2)另外，晶圓圖案P(x，y)定義模擬晶片輪廓，其為在半導體晶圓上的光致抗蝕劑圖案。晶圓圖案亦與涂在半導體晶圓上的光致抗蝕劑層的表現(xiàn)有關(guān)，例如在光刻曝光工藝中光致抗蝕劑對于輻射能量的反應、在曝光后烘烤(post-exposure-baking)的表現(xiàn)以及在顯影工藝中的溶解(dissolution)。在某些實施例中，晶圓圖像函數(shù)Φ3亦可模擬光致抗蝕劑行為的特性。在某些其他實施例中，晶圓圖案P(x，y)定義模擬晶片輪廓，其中模擬晶片輪廓為在光致抗蝕劑圖案通過蝕刻工藝被轉(zhuǎn)換為材料層之后，在晶圓上的材料層的圖案。在本實施例中，晶圓圖案與光致抗蝕劑層的表現(xiàn)(behavior)以及蝕刻工藝相關(guān)，例如在光刻曝光工藝中光致抗蝕劑對輻射能量的反應、在曝光后烘烤(post-exposure-baking)的表現(xiàn)、在顯影工藝中的溶解(dissolution)以及蝕刻工藝的蝕刻偏置(etchingbias)。在另一實施例中，晶圓圖像函數(shù)Φ3是用以模擬光致抗蝕劑表現(xiàn)的特性以及蝕刻工藝的特性。因此，在晶圓上的晶圓圖案P(x，y)與所投影的晶圓影像的關(guān)系為：P(x，y)＝Φ3(I(x，y))..................公式(3)考慮所有上述公式(1)、(2)以及(3)的因素，晶圓圖案P(x，y)可由電子束射圖f(x，y)所決定為：P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))........公式(4)公式(4)提供逆電子束技術(shù)模型，其中逆電子束技術(shù)模型為單一模型用以一起模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝。在步驟106中，逆電子束技術(shù)工藝通過使用單一逆電子束技術(shù)模型進行模擬，以直接將掩膜數(shù)據(jù)關(guān)系于晶圓圖案。在逆電子束技術(shù)工藝中，掩膜資料f(x，y)是藉由最小化模擬后之晶圓圖案P(x，y)以及在步驟104中經(jīng)由反復工藝所決定的最終目標晶圓的差異所決定的，可被表示為：.......................................公式(5)其中，函數(shù)T為所需的目標晶圓。最小化處理也是優(yōu)化。當差異被最小化時，掩膜數(shù)據(jù)則由于最終的結(jié)果(晶圓圖案)符合所需的目標晶圓而被優(yōu)化。在某些實施例中，目標晶T是直接對應輸入GDS布局，輸入GDS布局是在步驟104中定義的。在其他實施例中，目標晶圓的定義可不同。在逆電子束技術(shù)工藝中，最小化處理可使用一適當?shù)某杀竞瘮?shù)以有效地將差異最小化。在某些實施例中，成本函數(shù)是根據(jù)邊緣位置錯誤(edgeplacementerror，EPE)所決定的，并且逆電子束技術(shù)工藝變成下列的優(yōu)化工藝：…………………………公式(6)其中，邊緣布置錯誤函數(shù)EPE確認已模擬的晶圓圖案P以及目標晶圓T在邊緣的位置上的差異，其細節(jié)稍后說明。在某些實施例中，成本函數(shù)是根據(jù)區(qū)域差異所定義的，并且逆電子束技術(shù)工藝變成下述優(yōu)化工藝：…公式(7)其中，指標k表示kth區(qū)域或者多邊形(polygon)，假使圖案(P或者T)包括多特征或者多多邊形，如圖3所示?？偤?summation)是覆蓋所有區(qū)域。在某些實施例中，逆電子束技術(shù)模型可通過假定掩膜產(chǎn)生工藝的模擬被標示在一公式中，如下所示：…公式(8)其中，函數(shù)Si表示掩膜圖案以及可包括劑量(does)和形狀信息。G(x，y)為格林函數(shù)用以表示相關(guān)于在掩膜布局上的一點特征的掩膜產(chǎn)生表現(xiàn)。運算子代表卷積(convolution)。臨界值用于輪廓提取(contourextraction)。在本實施例中，逆電子束技術(shù)模型以及所相應的逆電子束技術(shù)工藝可表示為：…公式(9)在某些實施例中，逆電子束技術(shù)模型是由公式(4)或者公式(9)所定義。逆電子束技術(shù)工藝為使用一成本函數(shù)之一反復工藝，例如公式(6)、公式(7)或者公式(7)?；氐椒椒?00，在步驟106中執(zhí)行逆電子束技術(shù)工藝，以從最終晶圓圖案P(x，y)由單一逆電子束技術(shù)模型以及單一優(yōu)化工藝產(chǎn)生電子束射圖。上述途徑的優(yōu)點包括根據(jù)各種實施例減少錯誤，其中上述錯誤為實際晶圓圖案與預期的晶圓圖案的差異，預期的晶圓圖案為步驟104中所定義的最終晶圓圖案。在目前的方法中是采用兩個分開模擬模型(掩膜模擬模型以及晶圓模擬模型)來分別模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝。電子束射圖是從最終晶圓圖案經(jīng)由相應于兩個模擬模型的兩個反復工藝所獲得的。其相應的錯誤包括與掩膜模擬模型相關(guān)的錯誤以及與晶圓模擬模型相關(guān)的錯誤。另外，與掩膜模擬模型相關(guān)的錯誤包括相應的優(yōu)化錯誤以及模型錯誤。相似地，關(guān)于晶圓模擬模型的錯誤包括相應的優(yōu)化錯誤以及模型錯誤。模型錯誤為關(guān)于模型本身的錯誤，由于模型本身通常就不完美。甚至已完成優(yōu)化并且將差異最小化至零，模擬后圖案也不會完全符合實際的圖案。優(yōu)化錯誤為來自優(yōu)化過程的錯誤。模擬后圖案以及實際圖案的差異也被縮小至可被接收的范圍。由于各種因素優(yōu)化通常不會完全符合實際圖案到?jīng)]有差異，因素包括例如模擬時間以及效率的損失(cost)。通過執(zhí)行逆電子束技術(shù)工藝，總錯誤Errtotal僅包括逆電子束技術(shù)模型的模型錯誤ErrIBT，model以及優(yōu)化錯誤ErrIBT，optimization，如下所示：Errtotal＝ErrIBT,model+ErrIBT,optimization相應的標準差如下：參考圖1，方法100更可包括準備掩膜數(shù)據(jù)的步驟108，例如切割后掩膜圖案以及產(chǎn)生相應的電子束射圖。在某些實施例中，步驟108包括準備掩膜數(shù)據(jù)，以產(chǎn)生電子束射圖。準備掩膜數(shù)據(jù)包括切割后掩膜圖案為多個多邊形(polygon)或者其他適合的形狀，并且在某些實施例中還包括為每個多邊形定義劑量(dose)。當自步驟106所獲得的最終掩膜數(shù)據(jù)已被定義在電子束射圖中時，則可略過步驟108。繼續(xù)參考圖1，方法100亦可包括用以產(chǎn)生掩膜的步驟110。在本實施例中，一電子束或者各種電子種的機制被用來基于電子束射圖，在掩膜上形成圖案。掩膜可被設(shè)計于各種合適的技術(shù)中。在一實施例中，掩膜被設(shè)計為二進制圖案(binarypattern)。在本實施例中，掩膜圖案包括不多透明區(qū)域以及多透明區(qū)域。輻射束(例如紫外線束)用以曝光影像敏感材料層(imagesensitivemateriallayer)，例如涂覆在晶圓上的光致抗蝕劑(suchasphotoresist)。輻射束被不透明區(qū)域阻擋并且經(jīng)由透明區(qū)域傳送到影像敏感材料層上。在一實施例中，二進制掩膜包括一透明基板(例如，溶融石英(fusedquartz))以及涂覆在掩膜的不透明區(qū)域的一不透明材料(例如，鉻)。在另一實施例中，掩膜被設(shè)計為具有相位移特性(phaseshift)。在相位移掩膜(phaseshiftmask，PSM)中，形成在掩膜上的圖案的各種特性具有適當?shù)南嗖?phasedifference)以加強影像品質(zhì)與解析度。在各種實施例中，相位移掩膜可為本領(lǐng)域熟知的衰減式相位移光掩膜(attenuatedphaseshiftmask)或者交替式相位移掩膜(alternatingphaseshiftmask)。在某些其他實施例中，掩膜為具有反射圖案的超紫外線(extremeultraviolet，EUV)掩膜。在一例子中，超紫外線掩膜包括具有適當材料的一基板，例如一低熱膨脹材料(lowthermalexpansionmaterial，LTEM)。在實施例中，低熱膨脹材料包括溶融石英、二氧化鈦摻雜二氧化硅或者其他合適的低溫膨脹材料。超紫外線掩膜包括沈積于基板上的一多反射層(reflectivemultiplelayer，ML)。多反射層包括多薄膜對(filmpairs)，例如鉬硅薄膜對(molybdenum-silicon(Mo/Si)filmpairs)(例如，在每一薄膜對具有一層鉬在其的上或者的下的一層硅)。除此之外，多反射層亦可包括鉬鈹薄膜層(molybdenum-beryllium，Mo/Be)或者其他可高度反射超紫外線的合適的材料。超紫外線掩膜可還包括設(shè)置在多反射層上作為保護的一覆蓋層(cappinglayer)，例如釕(ruthenium，Ru)。超紫外線掩膜還包括覆蓋于多反射層上的一吸收層(absorptionlayer)，例如鉭氮化硼層(tantalumboronnitride，TaBN)。吸收層被圖像化以定義集成電路的一個層。除此之外，另一反射層可覆蓋于多反射層上并且被圖像化以定義集成電路的一個層，以形成一超紫外線相位移掩膜。在掩膜產(chǎn)生工藝中，對電子束敏感的一阻抗層被涂在掩膜上，使用電子束光刻系統(tǒng)中的電子束，根據(jù)電子束射圖，對阻抗層進行曝光。阻抗層更被開發(fā)用以形成圖案化阻抗層(patternedresistlayer)。蝕刻工藝更用以經(jīng)由圖案化阻抗層的開口實施在材料層上(例如，吸收層(absorptionlayer))以將在圖案化阻抗層中定義的圖案轉(zhuǎn)印至材料層。隨后通過濕式剝離(wetstripping)及/或離子灰化(plasmaashing)移除阻抗層。在其他工藝步驟可依照掩膜的數(shù)據(jù)進行。在實施例中，方法100包括用以產(chǎn)生晶圓的步驟112。半導體晶圓是使用通過上述的方法所形成的一個掩膜或者一組掩膜制造的。半導體晶圓包括一硅基板或者其他合適的基板以及其上的材料層。其他合適的基板可替代地由其他合適的基本半導體(elementarysemiconductor)所制成，例如鉆石或者鍺(germanium)；或者由合適的化合物半導體，如碳化硅，砷化銦，和磷化銦所制成；再或者由合適的合金半導體，如硅鍺，碳化硅，砷化鎵，磷化鎵或磷化銦所制成。半導體晶圓亦可包括各種摻雜區(qū)、介電特性以及多層互連(或形成在隨后的制造步驟)。晶圓產(chǎn)生工藝包括一光刻圖案工藝。在某些實施例中，光刻圖案工藝包括光組涂布(photoresistcoating)、光刻曝光工藝、曝光后烘烤(post-exposurebaking，PEB)以及顯像(developing)。光刻圖案工藝在半導體晶圓上形成一圖案化光致抗蝕劑層。特別地，光刻曝光工藝是設(shè)置在使用掩膜的一光刻系統(tǒng)中。晶圓產(chǎn)生工藝還包括其他步驟以轉(zhuǎn)換在圖案化光致抗蝕劑層中所定義的圖案至半導體晶圓中的下層材料層(underlyingmateriallayer)。在一實施例中，晶圓產(chǎn)生工藝包括一離子注入工藝以使用圖案化光致抗蝕劑層作為一注入掩膜在半導體晶圓中形成各種摻雜區(qū)域。在另一實施例中，晶圓產(chǎn)生工藝包括一蝕刻工藝以在半導體晶圓上使用圖案化光致抗蝕劑層作為蝕刻掩膜對下層材料層(例如，介電材料層、一半導體材料層或者一導電材料層)進行蝕刻。在不超出本發(fā)明精神的其他實施例以及修正亦為本發(fā)明的范疇。圖4為依照實施例所構(gòu)成的逆電子束技術(shù)模型的方法113的流程圖。方法113包括搜集掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝的歷史數(shù)據(jù)的步驟114。在某些實施例中，掩膜產(chǎn)生工藝的歷史數(shù)據(jù)包括電子束寫入的數(shù)據(jù)以及蝕刻工藝的數(shù)據(jù)，其是使用于圖案化掩膜。進一步而言，數(shù)據(jù)可搜集自相應的電子束光刻工具以及蝕刻工具。在某些實施例中，晶圓產(chǎn)生工藝的歷史數(shù)據(jù)包括光刻圖案工藝的數(shù)據(jù)以及離子注入工藝(或者蝕刻工藝)的數(shù)據(jù)，其用以使用在圖案化半導體晶圓。更進一步而言，數(shù)據(jù)可搜集自相應的光刻工具以及離子注入工具(或蝕刻工具)。數(shù)據(jù)亦可搜集自光致抗蝕劑的特性。方法113還包括用以使用掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝的歷史數(shù)據(jù)建立一逆電子束技術(shù)模型的步驟116。在步驟116中，一適當?shù)倪^程可被用以有效地建立逆電子束技術(shù)模型。在某些實施例中，逆電子束技術(shù)模型是經(jīng)由以下過程所建立的：建構(gòu)可一起模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝的一單一數(shù)學模型(singlemathematicalmodel)；使用歷史數(shù)據(jù)決定數(shù)學模型中的系數(shù)或者其他參數(shù)(例如，使用最小二乘擬合(leastsquarefit))。單一數(shù)學模型是根據(jù)各種輸入所建構(gòu)，例如掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝的理論分析、經(jīng)驗公式(empiricalformula)以及工程師輸入。方法113亦可包括步驟118以維持逆電子束技術(shù)模型。由于包括逆電子束技術(shù)模型模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝，所以逆電子束技術(shù)模型與兩個工藝以及所相應的工具(電子束寫入、光刻曝光工具、蝕刻工具等等)皆相關(guān)。掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝可能經(jīng)由各種因素隨著時間改變，例如化學周期或者化學單位(chemicalbatches)的特性。相應的工具亦可隨著時間偏移，例如設(shè)定的改變或者時間之間的校正。在步驟118中，生產(chǎn)數(shù)據(jù)持續(xù)地自掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝中被搜集。在相似于步驟116的方式中，伴隨先前搜集的歷史數(shù)據(jù)的新的生產(chǎn)數(shù)據(jù)或者單純的新的生產(chǎn)數(shù)據(jù)皆可用來決定(調(diào)整)逆電子束技術(shù)模型的系數(shù)以捕捉掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝的偏移(shifting)。步驟118可以特定的頻率實施或者當被告知偏移時被觸發(fā)，例如統(tǒng)計過程控制圖(statisticalprocesscontrolcharts)。圖5所示為根據(jù)實施例而建構(gòu)為了生產(chǎn)掩膜而產(chǎn)生的下線數(shù)據(jù)(tape-outdata)的下線系統(tǒng)150。下線系統(tǒng)150包括硬件以及軟件的整合以執(zhí)行各種動作來為了電子束寫入產(chǎn)生下線。在一實施例中，下線系統(tǒng)150是被設(shè)計來執(zhí)行各種在圖1所示的方法100中的操作。在另一實施例中，下線系統(tǒng)150可操作以執(zhí)行圖4所示的方法113的步驟。下線系統(tǒng)150自集成電路設(shè)計者152接收一集成電路布局文件(例如，圖2所示的集成電路布局文件120)以作為輸入。下線系統(tǒng)150可包括一最終晶圓圖案(FWP)模型154被設(shè)計為用以執(zhí)行根據(jù)集成電路布局文件產(chǎn)生最終晶圓圖案的步驟104。下線系統(tǒng)150包括一逆電子束技術(shù)模塊156(inversebeamtechnologymodule，IBTmodule)被設(shè)計為用以執(zhí)行步驟106。在本實施例中，逆電子束技術(shù)模塊156耦接至最終晶圓圖案模型154并且可操作來執(zhí)行逆電子束技術(shù)工藝以產(chǎn)生掩膜數(shù)據(jù)或者電子束射圖，掩膜數(shù)據(jù)或者電子束射圖用以作為掩膜產(chǎn)生模塊158的輸出以通過掩膜產(chǎn)生工藝根據(jù)掩膜數(shù)據(jù)產(chǎn)生掩膜。逆電子束技術(shù)模塊156更用以耦接至一逆電子束技術(shù)模型數(shù)據(jù)庫160，逆電子束技術(shù)模型數(shù)據(jù)庫160被設(shè)計為用以維持一個或者多個逆電子束技術(shù)模型。在某些實施例中，掩膜產(chǎn)生模塊158包括一電子束寫入器，更可包括其他掩膜產(chǎn)生裝置，例如蝕刻工具。掩膜產(chǎn)生模塊158根據(jù)掩膜數(shù)據(jù)或者電子束射圖在掩膜上形成一圖案層。因此，所形成的掩膜更用以傳送至晶圓產(chǎn)生模塊162。晶圓產(chǎn)生模塊162使用掩膜圖案化一個或者多個半導體晶圓。晶圓產(chǎn)生模塊162包括一光刻曝光工具，例如一超紫外線掃瞄器(EUVscanner)。在某些實施例中，晶圓產(chǎn)生模塊162亦可包括用以轉(zhuǎn)換光致抗蝕劑圖案至半導體晶圓上的下層材料層的一蝕刻工具。下線系統(tǒng)150更可包括一切割模塊164耦接于逆電子束技術(shù)模塊156以及掩膜產(chǎn)生模塊158之間，用以切割掩膜或者產(chǎn)生電子束射圖。切割模塊是設(shè)計用以切割在掩膜數(shù)據(jù)中的特征為多多邊形。在某些實施例中，每一多邊形相應于一個曝光劑量(多邊形曝光劑量)。對掩膜數(shù)據(jù)所進行的切割工藝可實施于一基本規(guī)則模式(rule-basedmode)。切割模塊164包括各種切割工藝的規(guī)則或者可與具有各種規(guī)則的數(shù)據(jù)庫耦接。另一可取代的方式中，逆電子束技術(shù)模塊156可產(chǎn)生可直接被電子束寫入器使用的電子束射圖。在本實施例中，切割模塊164可被移除。下線系統(tǒng)150更可包括一生產(chǎn)數(shù)據(jù)(MD)模塊166，生產(chǎn)數(shù)據(jù)模塊166被設(shè)計為用以自與掩膜產(chǎn)生模塊158相關(guān)的掩膜產(chǎn)生工藝以及自相關(guān)于晶圓產(chǎn)生模塊162的晶圓產(chǎn)生工藝，搜集、儲存以及維持歷史數(shù)據(jù)。生產(chǎn)數(shù)據(jù)模塊166更可包括多函數(shù)以對所搜集的生產(chǎn)數(shù)據(jù)進行分析。在某些實施例中，所進行的分析包括過濾掉某些低品質(zhì)的生產(chǎn)數(shù)據(jù)(例如不可靠的數(shù)據(jù))以及鞏固(consolidate)生產(chǎn)數(shù)據(jù)(例如維持在平均)。在實施例中，所搜集的生產(chǎn)數(shù)據(jù)包括電子束模糊、光致抗蝕劑特性數(shù)據(jù)(例如顯像后的CD)、蝕刻偏置(例如蝕刻后的CD)等等。下線系統(tǒng)150還包括一逆電子束技術(shù)建立器168(IBTbuilder)被設(shè)計用以建立一個或者多個逆電子束技術(shù)模型。逆電子束技術(shù)建立器168可執(zhí)行方法113中的各種步驟，例如步驟116以及118。特別的是，逆電子束技術(shù)建立器168另外可根據(jù)新搜集的生產(chǎn)數(shù)據(jù)維持逆電子束技術(shù)模型，使得逆電子束技術(shù)模型被調(diào)整以自掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝中捕捉偏移。如上所述，掩膜產(chǎn)生模塊158被設(shè)計為用以執(zhí)行掩膜產(chǎn)生工藝。掩膜產(chǎn)生模塊158可包括各種工具以執(zhí)行各個工藝。在目前的實施例中，掩膜產(chǎn)生模塊158包括一電子束寫入器或者其他種電子束曝光系統(tǒng)。圖6所示為根據(jù)實施例建構(gòu)的一電子束寫入器170。電子束寫入器170包括一電子束源172用以提供一個或者多個電子束。在一實施例中，電子束源172為具有產(chǎn)生電子機制的一電子槍，例如熱電子發(fā)射器(thermalelectronemission)。在一特定的實施例中，電子槍包括用以設(shè)計偏壓熱電子發(fā)射的一鎢絲(或者其他合適的材料)。圖6公開自源朝向要被圖案化的掩膜176的入射電子束的一電子束174。如上所述，掩膜可為一二進制掩膜、相位移掩膜或者反射掩膜。在某些實施例中，掩膜包括需備圖案化的一吸收材料層。電子束寫入器/電子束曝光系統(tǒng)170包括一個或者多個鏡頭178以為了影像效果自電子束源172影響入射電子束174。在一實施例中，鏡頭178包括一聚光器并且還包括適當配置的一物鏡。各種鏡頭(例如磁鐵(magnets))是設(shè)計用以為了影像效果，并且提供作用力給電子。電子束寫入器/電子束曝光系統(tǒng)170可包括一掃瞄器180以使電子束174方向偏移以在特定模式下對掩膜176的特定的區(qū)域進行掃描，例如向量模式(vectormode)或者光柵模式(rastermode)。掃瞄器180可操作以將電子束174指向位于一平臺(stage)182上掩膜176。在一實施例中，掃描器180可包括一個或者多個線圈(coils)以在兩個正交方向上偏轉(zhuǎn)電子束174，使得電子束掃描整個掩膜176的表面。另外，掩膜176被對電子束敏感的一阻抗層(resistlayer)涂覆。雖然本發(fā)明已所公開了上述各種的實施例。不脫離本發(fā)明的公開精神的其他實施例亦可為本發(fā)明的范疇。舉例而言，光刻圖案的輻射能替換為離子束(ionbeam)。在本實施例中，各種更正后的劑量為離子束的曝光劑量。在另一實施例中，下線系統(tǒng)150可為單獨的實體或者分別分布于不同的實體中，例如一設(shè)計/實驗室設(shè)備或者在線系統(tǒng)。在目前的實施例中，下線系統(tǒng)150連接至一網(wǎng)絡(luò)，例如網(wǎng)際網(wǎng)絡(luò)或者內(nèi)部網(wǎng)絡(luò)(intranet)。在另一實施例中，電子束寫入器/電子束曝光系統(tǒng)170可包括為了光刻曝光的一數(shù)字圖案產(chǎn)生器以動態(tài)產(chǎn)生一電子束圖案以及以掃描阻抗層。圖7為根據(jù)實施例所構(gòu)成的產(chǎn)生掩膜特別是產(chǎn)生掩膜圖案的方法200的流程圖。方法200可實施于下線系統(tǒng)150。然而，方法200包括在第一過程中產(chǎn)生掩膜圖案；辨識多熱點(hotspot)；以及在不同于第一過程的第二過程中產(chǎn)生掩膜圖案的相應部分。特別地是，第二過程包括對熱點執(zhí)行逆電子束技術(shù)工藝。在方法200中的某些步驟相似于方法100中相應的步驟，故細節(jié)不在此重復說明。方法200開始于步驟102以接收集成電路布局文件。集成電路布局文件包括為了集成電路產(chǎn)品設(shè)計以及基于集成電路產(chǎn)品的規(guī)格設(shè)計的電路圖案的一個或者多個層。集成電路布局文件是由具有電路圖案的一個或者多個數(shù)據(jù)文件以適當?shù)母袷剿硎镜?，例如GDS或者OAS。方法200開始于集成電路布局文件，以根據(jù)集成電路布局文件產(chǎn)生掩膜數(shù)據(jù)以及行程半導體晶圓。掩膜數(shù)據(jù)可用以形成掩膜，并且掩膜是用以在光刻圖案工藝中制造半導體晶圓。在某些實施例中，第一過程可消耗較少的時間，但對于某些部分不具有效果，該些沒有效果的部分稱為熱點。在本實施例中，掩膜圖案的大部分是由第一過程所產(chǎn)生的，并且第二過程實施于熱點。如上所述，集成電路布局文件包括多主要特征。如本案的圖示所示，只有一個特征是在后續(xù)的圖中所提供的，例如圖2所示的集成電路布局文件120。方法200更可包括一步驟104用以形成自集成電路布局文件120形成一最終晶圓圖案。在某些實施例中，步驟104包括在集成電路布局文件120中加入虛設(shè)特征以優(yōu)化半導體工藝，例如一化學機械研磨工藝或者一熱退火處理。在某些實施例中，虛設(shè)特征被加入在集成電路布局文件中的晶粒角落電路阻擋區(qū)(die-corner-circuit-forbiddenregion)，以釋放晶片角落壓力。在某些其他實施例中，步驟104可額外地或者替換地包括加入其他特征，例如一條碼、定位標記至集成電路布局文件中適當?shù)奈恢?，例如，為了各種在制造的使用以及考量在邊框區(qū)域(frameregion)加入其他特征。經(jīng)由執(zhí)行步驟104所產(chǎn)生的為最終晶圓圖案。換言之，步驟104的輸出為最終晶圓圖案。在所示的一實施例中，虛設(shè)特征130被安插入集成電路布局文件120中，故可形成如圖3所示的一最終晶圓圖案132。在目前的實施例中，虛設(shè)特征130被加入以改變本地圖案密度，使得各處的圖案密度差異較小，以減少或者完全排除工藝差異以及其他不可預期的影響。在以下的說明中，圖8所示的主要特征122僅為本發(fā)明所公開的各種實施例的一個示范性例子，主要特征122為一矩形用以定義用以形成于一半導體基板上的一接觸孔(contacthole)。在其他實施例中，主要特征122可包括一多邊形(或者梯形)或者其他合適的形狀。在隨后的模擬中，模擬后的輪廓與一目標晶圓進行比較以判斷兩者的差異。在某些實施例中，主要特征122的原本的掩膜布局是作為目標晶圓。然而，為了較佳的反復模擬收斂而不降低晶圓圖案的準確度，目標晶圓亦可為其他不同的選擇，例如圖9的一目標晶圓190。在反復模擬的過程中，模擬后的輪廓與目標晶圓進行比較以決定其兩者的差異。請參考圖7，方法200包括一步驟202用以對最終目標晶圓190(或者當步驟104被略過時則對集成電路布局文件120)執(zhí)行一光學接近修正(opticalproximitycorrection，OPC)工藝。光學接近修正工藝是用以通過修改集成電路布局文件修正影像錯誤。光學接近修正工藝產(chǎn)生掩膜圖案，使得所產(chǎn)生的掩膜圖案可在半導體晶圓上在可容忍的與目標晶圓的差異下，形成的晶圓圖案。光學接近修正工藝可為模型基礎(chǔ)的光學接近修正(model-basedOPC)，規(guī)則基礎(chǔ)的光學接近修正(rule-basedOPC)，表格基礎(chǔ)的光學接近修正(table-basedOPC)或者上述三者的組合。光學接近修正包括主要特征的邊緣移動以及在掩膜數(shù)據(jù)中加入多輔助特征(assistfeature)。在各種實施例中，主要特征的大小被重新調(diào)整、重新定位及/或重新定義形狀。在另一實施例中，各種輔助特征(例如散射條紋(scatteringbar))被加入掩膜數(shù)據(jù)中。在另一實施例中，錘形(Hammerhead)或者角塊(Serifs)被加入掩膜數(shù)據(jù)中。輔助特征可被放置于離主要特征(例如散射條紋(scatteringbars))一距離的位置。在另一實施例中，光學接近修正工藝根據(jù)對環(huán)境的影響而實施，例如近似主要特征122的那些特征。環(huán)境的影響包括蝕刻載入效果(etchingloadingeffect)、光刻圖案化的載入效果或者化學機械研磨工藝(Chemical-MechanicalPolishing，CMP)的圖案密度。模型卷積(modelconvolution)可在光學接近修正工藝中可慮這些環(huán)境的影響。在一實施例中，環(huán)境誘導的角落圓化臨界值(environment-induced-corner-roundingcriticallevel)可由模型卷積所定義并且與模型基礎(chǔ)光學接近修正工藝整合。在某些實施例中，光學接近修正工藝模擬包括光刻曝光工藝的影像效果晶圓產(chǎn)生工藝、在光刻曝光中光致抗蝕劑層對光輻射的反應以及在顯影工藝中光致抗蝕劑層對顯影液(developingsolution)的反應，及/或一蝕刻工藝自半導體基板的光致抗蝕劑層到下層材料的圖案的轉(zhuǎn)換。在某些實施例中，光學接近修正工藝為模型基礎(chǔ)(model-based)。光學接近修正模型模擬光刻曝光工藝的影像效果以應用到半導體晶圓。在光學接近修正模型基礎(chǔ)工藝中，通過上述的描述的方式(加入輔助特征、重新定義大小、重新定位及/或重新塑形)調(diào)整主要特征，并且光學接近修正模型對修改后的掩膜數(shù)據(jù)進行模擬以產(chǎn)生一模擬晶片輪廓。模擬后輪廓更用以與目標晶圓進行比較以評估修改后的掩膜數(shù)據(jù)是否可被接受。上述評估的動作是經(jīng)由一適當?shù)倪^程所執(zhí)行的，例如邊緣位置錯誤或者區(qū)域差異。在一特定實施例中，各目標點(targetpoints)被分配到目標晶圓。當多模擬晶片輪廓與目標點的距離皆在一可容忍的范圍內(nèi)，修正后的掩膜數(shù)據(jù)則為可接受的。因此，修正后的掩膜數(shù)據(jù)可成為我們期望的掩膜圖案(亦稱為光學接近修正后掩膜圖)。當期望掩膜圖案形成于掩膜上，相應的晶圓圖案則基本上相似于最終目標晶圓或者與最終目標晶圓的差異小于一可接受的范圍。圖11所示為某些實施例中由步驟202所產(chǎn)生的主要特征122的一期望掩膜圖案192。相應的目標掩膜可為期望掩膜圖案期望掩膜圖案192或者為了較佳的反復模擬收斂而不降低晶圓圖案的準確度的另一不同的圖案，例如圖12所示的目標掩膜194。在反復模擬中，模擬后的掩膜輪廓與目標掩膜進行比較并且決定其兩者的差異。在某些實施例中，步驟202包括一逆光刻技術(shù)工藝(inverselithographytechnologyprocess，ILTprocess)。逆光刻技術(shù)工藝使用一逆光刻技術(shù)模型以模擬光刻曝光工藝，但逆光刻技術(shù)模型具有一晶圓圖案作為輸入并且一晶圓圖案作為輸出。因此，逆光刻技術(shù)工藝會直接根據(jù)晶圓圖案(例如最終目標晶圓)產(chǎn)生一掩膜圖案。方法200接著進行至步驟204以執(zhí)行一掩膜接近修正(maskproximitycorrectionprocess，MPCprocess)。掩膜接近修正工藝使用通過步驟202產(chǎn)生的期望掩膜圖案(或者目標掩膜)為輸入，并且產(chǎn)生一掩膜數(shù)據(jù)(亦稱為掩膜接近修正后掩膜數(shù)據(jù)(MPCedmaskdata)或者接近修正后掩膜圖案)以作為輸出。掩膜接近修正工藝包括一掩膜接近修正模型用以模擬掩膜產(chǎn)生工藝(例如用以圖案化掩膜的電子束光刻工藝)。在掩膜接近修正工藝中，用以寫入掩膜的圖案更用以為了關(guān)于掩膜產(chǎn)生(例如圖案化掩膜的電子束)的任何影像效果作為補償(compensate)。在掩膜接近修正工藝中，掩膜圖案(或者掩膜數(shù)據(jù))被修正，使得實際形成于掩膜上的掩膜圖案近似于期望掩膜圖案。特別地，當上述所產(chǎn)生的掩膜數(shù)據(jù)成像在掩膜上，模擬后的掩膜輪廓則會近似于期望掩膜圖案。圖13所示為某些實施例中由光學接近修正后掩膜圖192所產(chǎn)生的接近修正后掩膜圖案196。方法200進行至步驟206以切割掩膜圖案。步驟206使用由步驟204所產(chǎn)生的接近修正后掩膜圖案作為輸入以產(chǎn)生一切割后掩膜圖案以作為輸出。步驟206與方法100的步驟106相似。方法200可接著進行步驟208以執(zhí)行對接近修正后掩膜圖案進行一驗證工藝。在某些實施例中，驗證工藝包括對接近修正后掩膜圖案120進行掩膜規(guī)則檢查(maskrulecheck，MRC)。在步驟208中，掩膜圖案(例如，接近修正后掩膜圖案196)經(jīng)由一個或者多個掩膜規(guī)則檢驗并且據(jù)以修正。在一實施例中，各種掩膜規(guī)則是由掩膜制造中所提取的。各種掩膜產(chǎn)生數(shù)據(jù)被掩膜制造搜集至掩膜圖案應該遵循的一組規(guī)則中。在一實施例中，掩膜規(guī)則檢查被應用于各種掩膜圖案196的區(qū)段(segments)或者部分(portions)中。無法符合掩膜規(guī)則的一個或者多個區(qū)段或者部分會根據(jù)相應的掩膜規(guī)則被修正。在某些實施例中，驗證工藝包括晶圓圖案驗證。繼續(xù)參考圖7，方法200進行至步驟210以辨認掩膜圖案(例如掩膜接近修正后圖案206或者在步驟206以及208中被修正后的掩膜圖案)的熱點。在步驟210中，掩膜圖案中沒有產(chǎn)生預期特征或者沒有符合一個或多個標準的部分被辨識為熱點，例如沒有通過掩膜規(guī)則檢查的部分。步驟210可實施在適當?shù)倪^程中。在某些實施例中，接近修正后掩膜圖案被掩膜規(guī)則檢查所檢驗以辨識熱點。進一步的實施例中，步驟208以及210可實施于被設(shè)計為用以檢查以及修正掩膜圖案的每一部分的過程。掩膜圖案通過掩膜規(guī)則檢查的部分則成為最終掩膜圖案中相應的部分。掩膜圖案的其他未通過掩膜規(guī)則檢查的部分或者沒有經(jīng)由適合的方式修正以通過掩膜規(guī)則檢查的部分則被定義為熱點。當掩膜圖案沒有通過晶圓列印檢查(waferprintingcheck)時，掩膜圖案也可被定義為熱點。熱點更用以在隨后的步驟中被修正以產(chǎn)生最終掩膜圖案。方法200進行至步驟212以執(zhí)行一逆電子束技術(shù)工藝以產(chǎn)生掩膜圖案。然而，在步驟212中，逆電子束技術(shù)工藝沒有被應用于掩膜圖案中的所有部分，其僅被應用于掩膜圖案中的熱點。因此，掩膜圖案中的熱點更用以在逆電子束技術(shù)工藝中被修正。修正后的熱點通過電子束技術(shù)工藝與形成最終掩膜圖案的接近修正后掩膜圖案的部分相加。在某些實施例中，逆電子束技術(shù)工藝相較于圖1所示的方法100更有效，但其可能需要花費更久的計算時間。方法200采用一種混和方法，即最終掩膜圖案部分地由使用分離光學接近修正模型以及掩膜接近修正模型(例如上述的步驟202以及204)的一工藝所產(chǎn)生。僅有被辨識為熱點的部分要進一步進行修正以通過逆電子束技術(shù)工藝產(chǎn)生最終掩膜圖案中所相應的部分?？偠灾旌头椒ǜ行Ч⑶腋行?。在步驟212中的逆電子束技術(shù)工藝相似于方法100中的步驟106，除了步驟212僅實施于熱點上。特別地是，逆電子束技術(shù)模型為單一數(shù)學模型(逆電子束技術(shù)模型)用以共同模擬掩膜產(chǎn)生工藝以圖案化光掩膜并且模擬晶圓產(chǎn)生工藝以圖案化半導體晶圓。在目前的實施例中，掩膜產(chǎn)生工藝包括一電子束直接寫入工藝(electron-beamdirectwritingprocess)用以圖案化光掩膜。特別地，晶圓產(chǎn)生工藝包括一光刻曝光工藝以在涂覆在半導體晶圓上的光致抗蝕劑層上形成一曝光影像。晶圓產(chǎn)生工藝可還包括相關(guān)于光致抗蝕劑特性的一工藝。進一步而言，晶圓產(chǎn)生工藝包括在光刻曝光工藝中的光致抗蝕劑的輻射誘發(fā)的反應以及在顯影工藝中光致抗蝕劑的融解(dissolution)，以形成圖案化光致抗蝕劑層。在某些實施例中，晶圓產(chǎn)生工藝還包括一蝕刻工藝可實施于半導體晶圓以使用圖案化光致抗蝕劑層作為蝕刻掩膜產(chǎn)生在半導體晶圓上圖案化材料層。在另一替代的實施例中，晶圓產(chǎn)生工藝還包括一離子注入工藝實施在半導體晶圓上以在半導體晶圓上使用圖案化光致抗蝕劑層作為注入掩膜，以形成摻雜特征。在某些實施例中，逆電子束技術(shù)模型包括定義在公式(4)中的一數(shù)學模型。在某些實施例中，逆電子束技術(shù)工藝使用一成本函數(shù)在反復過程中評估最終晶圓圖案以及模擬晶片輪廓的差異。成本函數(shù)更可根據(jù)邊緣位置錯誤被定義，例如在公式(6)中的定義，或者替代性地根據(jù)區(qū)域差異而定義(例如公式(7)的定義)。如步驟212中的逆電子束技術(shù)工藝相似于方法100中的步驟106的逆電子束技術(shù)工藝，故在此不再重復說明。繼續(xù)參考圖7，方法200亦可包括用以產(chǎn)生掩膜的步驟110，一電子束或者多電子束機制用基于電子束射圖在掩膜上形成圖案。掩膜可被設(shè)計于各種合適的技術(shù)中。在一實施例中，掩膜是被設(shè)計以具有一二進制圖案。在本實施例中，掩膜圖案包括多不透明區(qū)域以及多透明區(qū)域。輻射束(例如紫外線束)用以曝光影像敏感材料層(imagesensitivemateriallayer)，例如涂覆在晶圓上的光致抗蝕劑(suchasphotoresist)。輻射束被不透明區(qū)域阻擋并且經(jīng)由透明區(qū)域傳送到影像敏感材料層上。在一實施例中，二進制掩膜包括一透明基板(例如，溶融石英(fusedquartz))以及涂覆在掩膜的不透明區(qū)域的一不透明材料(例如，鉻)。在另一實施例中，掩膜被設(shè)計為具有相位移特性(phaseshift)。在相位移掩膜(phaseshiftmask，PSM)中，形成在掩膜上的圖案的各種特性具有適當相差(phasedifference)以加強影像品質(zhì)與解析度。在各種實施例中，相位移掩膜可為本領(lǐng)域熟知的衰減式相位移光掩膜(attenuatedphaseshiftmask)或者交替式相位移掩膜(alternatingphaseshiftmask)。在某些其他實施例中，掩膜為具有反射圖案的超紫外線(extremeultraviolet，EUV)掩膜。在某些實施例中，方法100可包括用以產(chǎn)生晶圓的一步驟112。圖14為某些實施例中半導體晶圓300的剖面圖。半導體晶圓300是使用由上述方法所形成的一掩膜或者一組掩膜所制造的。半導體晶圓300包括一半導體基板310，例如一硅基板、由具有其他半導體材料的硅基板或者其他半導體材料所構(gòu)成的基板，例如，鍺、硅鍺、碳化硅或者砷化鎵。半導體晶圓300亦可包括各種摻雜區(qū)、介電特性以及多層互連(或形成在隨后的制造步驟)。半導體晶圓300亦可包括用以圖案化的一材料層320。在某些實施例中材料層320可包括介電層或者導電層。在某些實施例中，材料層320可包括一半導體材料層或者為半導體基板的頂部。半導體晶圓300包括一硅基板或者其他合適的基板，以及形成于其上的材料層。晶圓產(chǎn)生工藝包括一光刻圖案工藝。在某些實施例中，光刻圖案工藝包括光組涂布(photoresistcoating)、光刻曝光工藝、曝光后烘烤(post-exposurebaking，PEB)以及顯像(developing)。光刻圖案工藝在半導體晶圓300上形成一圖案化光致抗蝕劑層330，如圖15所示。特別地，在步驟110中，光刻曝光工藝是設(shè)置在使用掩膜的一光刻系統(tǒng)中。晶圓產(chǎn)生工藝還包括其他步驟以轉(zhuǎn)換在圖案化光致抗蝕劑層330中所定義的圖案至半導體晶圓中的下層材料層(underlyingmateriallayer)320。在一實施例中，晶圓產(chǎn)生工藝包括一離子注入工藝以使用圖案化光致抗蝕劑層作為一注入掩膜在半導體晶圓中形成各種摻雜區(qū)域。在另一實施例中，晶圓產(chǎn)生工藝包括一蝕刻工藝以在半導體晶圓上使用圖案化光致抗蝕劑層作為蝕刻掩膜蝕刻下層材料層320，如圖16所示。在蝕刻工藝(或者離子注入工藝)后，圖案化阻抗層可通過濕式剝離(wetstripping)及/或離子灰化(plasmaashing)被移除，如圖17所示。在不超出本發(fā)明精神的其他實施例以及修正亦可實施亦為本發(fā)明的范圍。本發(fā)明提供根據(jù)集成電路布局文件用以產(chǎn)生掩膜圖案的方法。特別地是，方法包括一逆電子束技術(shù)工藝以產(chǎn)生最終掩膜圖案(或者最終掩膜數(shù)據(jù))，其中逆電子束技術(shù)工藝使用一單一數(shù)學模型以模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝。通過在各種實施實施本案所公開的方法(例如方法100或者200)，會出現(xiàn)某些下述的優(yōu)點。然而，可以理解的是在本發(fā)明所公開的不同的實施例具有不同的優(yōu)點，但其中沒有任何一個特別的優(yōu)點是一定需要在所有實施例中的。在一實施例中，通過執(zhí)行逆電子束技術(shù)工藝，所產(chǎn)生的最終掩膜圖案包括根據(jù)本案所公開的各種實施例減少錯誤。舉例而言，在所公開的方法的總錯誤可被表示為公式Errtotal＝ErrIBT,model+ErrIBT,optimization，其僅包括逆電子束技術(shù)模型錯誤以及逆電子束技術(shù)工藝的優(yōu)化錯誤，故其相較于目前現(xiàn)有的方法減少了許多錯誤。因此，在本發(fā)明根據(jù)某些實施例提供一種集成電路(IC)方法。方法包括接收一集成電路布局文件；并且對集成電路布局文件執(zhí)行一逆電子束技術(shù)工藝以產(chǎn)生一最終掩膜圖案，其中逆電子束技術(shù)工藝使用一單一逆電子束技術(shù)模型以一起模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝。本發(fā)明根據(jù)某些實施例提供一種集成電路(IC)方法。方法包括接收一集成電路布局文件；對集成電路布局文件執(zhí)行一光學接近修正(opticalproximatecorrection，OPC)工藝以產(chǎn)生一光學接近修正后掩膜圖；對光學接近修正后掩膜圖執(zhí)行一掩膜接近修正(maskproximatecorrection，MPC)工藝以產(chǎn)生一接近修正后掩膜圖案；制造接近修正后掩膜圖案；根據(jù)接近修正后掩膜圖案辨識集成電路布局文件的熱點；以及在熱點中對集成電路布局文件執(zhí)行逆電子束技術(shù)(IBT)工藝以產(chǎn)生一最終掩膜圖案，其中逆電子束技術(shù)工藝使用一單一逆電子束技術(shù)模型以模擬一掩膜產(chǎn)生工藝以及一晶圓產(chǎn)生工藝。本發(fā)明根據(jù)某些實施例提供一種集成電路(IC)系統(tǒng)。系統(tǒng)包括一制造數(shù)據(jù)模塊設(shè)計來自掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝搜集制造數(shù)據(jù)；一逆電子束技術(shù)建立器設(shè)計來用以使用制造數(shù)據(jù)建立一逆電子束技術(shù)模型，其中逆電子束技術(shù)模型模擬掩膜產(chǎn)生工藝以及晶圓產(chǎn)生工藝；以及一逆電子束技術(shù)(IBT)模塊設(shè)計來用以使用逆電子束技術(shù)模型執(zhí)行一逆電子束技術(shù)工藝以根據(jù)集成電路布局文件產(chǎn)生一最終掩膜圖案。前述內(nèi)文概述了許多實施例的特征，使本
技術(shù)領(lǐng)域：
中技術(shù)人員可以從各個方面更佳地了解本發(fā)明。本
技術(shù)領(lǐng)域：
中技術(shù)人員應可理解，且可輕易地以本發(fā)明為基礎(chǔ)來設(shè)計或修飾其他工藝及結(jié)構(gòu)，并以此達到相同的目的及/或達到與在此介紹的實施例等相同的優(yōu)點。本
技術(shù)領(lǐng)域：
中技術(shù)人員也應了解這些相等的結(jié)構(gòu)并未背離本發(fā)明的發(fā)明精神與范圍。在不背離本發(fā)明的發(fā)明精神與范圍的前提下，可對本發(fā)明進行各種改變、置換或修改。當前第1頁1 2 3