本發(fā)明涉及數(shù)據(jù)采集技術(shù)領(lǐng)域，尤其是一種二級(jí)緩存數(shù)據(jù)采集模塊設(shè)計(jì)。

背景技術(shù)：

隨著電子技術(shù)的快速發(fā)展和更新?lián)Q代，測(cè)控領(lǐng)域應(yīng)用了許多高性能數(shù)據(jù)采集器，不僅要求高速采集，還需要保證采集數(shù)據(jù)的正確性和穩(wěn)定性，目前，大部分使用的是一些簡(jiǎn)單的數(shù)據(jù)采集設(shè)備，由處理器直接控制數(shù)據(jù)采集器轉(zhuǎn)換，采集數(shù)據(jù)穩(wěn)定性好，但是占用處理器大量的資源，轉(zhuǎn)換速度受限；還有一種多功能數(shù)據(jù)采集設(shè)備，一般使用FPGA等進(jìn)行協(xié)處理操作，F(xiàn)PGA對(duì)采集器循環(huán)操作，并將轉(zhuǎn)換后數(shù)據(jù)進(jìn)行實(shí)時(shí)緩存，最后處理器直接讀取緩存結(jié)果，但是這種數(shù)據(jù)采集設(shè)備存在的問題是，F(xiàn)PGA刷新數(shù)據(jù)和處理器讀取數(shù)據(jù)有可能同時(shí)進(jìn)行，數(shù)據(jù)總線正在更新數(shù)據(jù)可能電平不穩(wěn)定，處理器可能讀取的數(shù)據(jù)正確性差。

現(xiàn)代測(cè)控、工控等領(lǐng)域匯總數(shù)據(jù)采集模塊設(shè)計(jì)遇到很多共性的問題，搞數(shù)據(jù)位寬的數(shù)據(jù)采集器的使用，高速數(shù)據(jù)轉(zhuǎn)換以及提高數(shù)據(jù)可靠性等問題需要解決，例如使用18位寬的數(shù)據(jù)采集器循環(huán)采集數(shù)據(jù)時(shí)，16位處理器需要兩次才能將一次轉(zhuǎn)換的18位數(shù)據(jù)讀走，而處理器在讀取18位數(shù)據(jù)的高16位時(shí)，存在沒來及讀低2位數(shù)據(jù)，則低2位數(shù)據(jù)已被新的數(shù)據(jù)刷新掉，造成讀取到高、低錯(cuò)位的數(shù)據(jù)，現(xiàn)有技術(shù)中公開了一種名稱為“一種用于嵌入式系統(tǒng)的二級(jí)緩存控制方法與裝置，申請(qǐng)?zhí)枮?01010556045.9”的專利，記載了嵌入式微處理器的指令地址連續(xù)時(shí)，將未來要讀的數(shù)據(jù)通過預(yù)讀操作，提前把數(shù)據(jù)從片外動(dòng)態(tài)隨機(jī)存儲(chǔ)器中預(yù)讀出來，除去數(shù)據(jù)流的首延遲，后續(xù)數(shù)據(jù)流中間無延遲的方法，提高了嵌入式系統(tǒng)的效率，但是穩(wěn)定性和轉(zhuǎn)換速度仍然有待提高。

技術(shù)實(shí)現(xiàn)要素：

為了克服現(xiàn)有數(shù)據(jù)采集模塊存在的不足，本發(fā)明提供了一種二級(jí)緩存數(shù)據(jù)采集模塊設(shè)計(jì)，保證數(shù)據(jù)采集的正確性和穩(wěn)定性，提高數(shù)據(jù)采集系統(tǒng)的轉(zhuǎn)換速度，可靠性高，便于實(shí)際應(yīng)用。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是，一種耳機(jī)緩存數(shù)據(jù)采集模塊設(shè)計(jì)，包括處理器、二級(jí)緩存、一級(jí)緩存和數(shù)據(jù)采集器，所述處理器與二級(jí)緩存雙向電連接，所述二級(jí)緩存與一級(jí)緩存單向電連接，一級(jí)緩存與數(shù)據(jù)采集器單向電連接，所述處理器具備供電電路

、數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器的電路，還具備對(duì)外并行總線讀寫操作的電路，訪問二級(jí)緩存獲取可靠的有效數(shù)據(jù)，所述二級(jí)緩存為FPGA內(nèi)部上游數(shù)據(jù)寄存器，具有保存3.3V LVTTL電平數(shù)據(jù)的功能，控制一級(jí)緩存的刷新與鎖存，所述一級(jí)緩存為FPGA內(nèi)部下游數(shù)據(jù)寄存器，具有保存3.3V LVTTL電平數(shù)據(jù)的功能，進(jìn)行循環(huán)刷新數(shù)據(jù)村存儲(chǔ)，所述數(shù)據(jù)采集器為可接受3.3V LVTTL電平讀寫控制的數(shù)據(jù)轉(zhuǎn)換器。

所述數(shù)據(jù)采集器可以為ADC模數(shù)轉(zhuǎn)換器。

所述數(shù)據(jù)采集器可以為溫度傳感器。

本發(fā)明的有益效果是，一種二級(jí)緩存數(shù)據(jù)采集模塊設(shè)計(jì)，增加二級(jí)緩存的新型緩存方式能夠檢測(cè)FPGA刷新數(shù)據(jù)的狀態(tài)，處理器通過判斷提取可靠數(shù)據(jù)，保證數(shù)據(jù)采集的正確性和穩(wěn)定性，提高數(shù)據(jù)采集系統(tǒng)的轉(zhuǎn)換速度，可靠性高，便于實(shí)際應(yīng)用。

附圖說明

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明。

圖1是本發(fā)明的組成結(jié)構(gòu)和工作原理框圖。

具體實(shí)施方式

參照附圖，一種二級(jí)緩存數(shù)據(jù)采集模塊設(shè)計(jì)，包括處理器、二級(jí)緩存、一級(jí)緩存和數(shù)據(jù)采集器，所述處理器與二級(jí)緩存雙向電連接，所述二級(jí)緩存與一級(jí)緩存單向電連接，一級(jí)緩存與數(shù)據(jù)采集器單向電連接，所述處理器具備供電電路、數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器的電路，還具備對(duì)外并行總線讀寫操作的電路，訪問二級(jí)緩存獲取可靠的有效數(shù)據(jù)，所述二級(jí)緩存為FPGA內(nèi)部上游數(shù)據(jù)寄存器，具有保存3.3V LVTTL電平數(shù)據(jù)的功能，控制一級(jí)緩存的刷新與鎖存，所述一級(jí)緩存為FPGA內(nèi)部下游數(shù)據(jù)寄存器，具有保存3.3V LVTTL電平數(shù)據(jù)的功能，進(jìn)行循環(huán)刷新數(shù)據(jù)村存儲(chǔ)，所述數(shù)據(jù)采集器為可接受3.3V LVTTL電平讀寫控制的數(shù)據(jù)轉(zhuǎn)換器。

所述數(shù)據(jù)采集器為ADC模數(shù)轉(zhuǎn)換器。

工作時(shí)，處理器通過EMIF總線對(duì)二級(jí)緩存進(jìn)行讀、寫操作，用于控制二級(jí)緩存鎖存或循環(huán)刷新數(shù)據(jù)，所述二級(jí)緩存用于緩存一級(jí)緩存的數(shù)據(jù)和記錄刷新狀態(tài)，即一級(jí)緩存的上游數(shù)據(jù)，所述一級(jí)緩存用于緩存數(shù)據(jù)采集器的轉(zhuǎn)換數(shù)據(jù)，所述數(shù)據(jù)采集器是現(xiàn)有技術(shù)中的數(shù)據(jù)轉(zhuǎn)換器，實(shí)現(xiàn)ADC數(shù)據(jù)轉(zhuǎn)換和數(shù)據(jù)采集功能，為一級(jí)緩存提供轉(zhuǎn)換的數(shù)據(jù)。

工作過程中，數(shù)據(jù)采集器實(shí)時(shí)進(jìn)行數(shù)據(jù)轉(zhuǎn)換，一級(jí)緩存實(shí)時(shí)存儲(chǔ)并刷新數(shù)據(jù)采集器轉(zhuǎn)后的數(shù)據(jù)，處理器對(duì)二級(jí)緩存進(jìn)行寫操作刷新，使二級(jí)緩存實(shí)時(shí)更新一級(jí)緩存的最新狀態(tài)及監(jiān)測(cè)一級(jí)緩存的刷新狀態(tài)，處理器對(duì)二級(jí)緩存進(jìn)行寫操作緩存，使二級(jí)緩存鎖存當(dāng)前一級(jí)緩存的最近數(shù)據(jù)以及鎖存一級(jí)緩存的轉(zhuǎn)換狀態(tài)，處理器讀取二級(jí)緩存的數(shù)據(jù)，首先判斷被鎖村的一級(jí)緩存的狀態(tài)，是正在更新數(shù)據(jù)還是已更新完畢，如果被鎖存的一級(jí)緩存的狀態(tài)判斷為已更新完畢，處理器立即把該有效數(shù)據(jù)讀走；如果被鎖存的一級(jí)緩存狀態(tài)為正在更新數(shù)據(jù)，則處理器寫控制二級(jí)緩存重新刷新，并進(jìn)行后續(xù)的鎖存與判斷，如此重復(fù)執(zhí)行，提取可靠的高速轉(zhuǎn)換數(shù)據(jù)。