1.一種二級緩存數(shù)據(jù)采集模塊設計，其特征在于，包括處理器、二級緩存、一級緩存和數(shù)據(jù)采集器，所述處理器與二級緩存雙向電連接，所述二級緩存與一級緩存單向電連接，一級緩存與數(shù)據(jù)采集器單向電連接，所述處理器具備供電電路、數(shù)據(jù)存儲器和程序存儲器的電路，還具備對外并行總線讀寫操作的電路，訪問二級緩存獲取可靠的有效數(shù)據(jù)，所述二級緩存為FPGA內(nèi)部上游數(shù)據(jù)寄存器，具有保存3.3V LVTTL電平數(shù)據(jù)的功能，控制一級緩存的刷新與鎖存，所述一級緩存為FPGA內(nèi)部下游數(shù)據(jù)寄存器，具有保存3.3V LVTTL電平數(shù)據(jù)的功能，進行循環(huán)刷新數(shù)據(jù)村存儲，所述數(shù)據(jù)采集器為可接受3.3V LVTTL電平讀寫控制的數(shù)據(jù)轉換器。
2.根據(jù)權利要求1所述的二級緩存數(shù)據(jù)采集模塊設計，其特征在于，所述數(shù)據(jù)采集器可以為ADC模數(shù)轉換器。
3.根據(jù)權利要求1所述的二級緩存數(shù)據(jù)采集模塊設計，其特征在于，所述數(shù)據(jù)采集器可以為溫度傳感器。