1.一種用于求解微分方程的硬件加速裝置，其特征在于，包括輸入緩存模塊、輸出緩存模塊、串并轉(zhuǎn)換模塊、并串轉(zhuǎn)換模塊和基于龍哥庫塔的硬件加速單元；輸入緩存模塊、輸出緩存模塊中緩存的數(shù)據(jù)位寬與總線位寬匹配，輸入緩存模塊與串并轉(zhuǎn)換模塊相連，輸出緩存模塊與并串轉(zhuǎn)換模塊相連，串并轉(zhuǎn)換模塊的輸出與基于龍哥庫塔的硬件加速單元相連，提供微分方程計算所需的所有數(shù)據(jù)，基于龍哥庫塔的硬件加速單元的輸出與并串轉(zhuǎn)換模塊相連，將計算結(jié)果輸出到并串轉(zhuǎn)換模塊；
其中輸入緩存模塊通過串并轉(zhuǎn)換模塊與基于龍哥庫塔的硬件加速單元進(jìn)行信息交互，輸出緩存模塊通過并串轉(zhuǎn)換模塊和基于龍哥庫塔的硬件加速單元進(jìn)行信息交互，輸入緩存模塊、輸出緩存模塊用于與主控單元之間交互數(shù)據(jù)的緩存，基于龍哥庫塔的硬件加速單元與主控單元之間的所有數(shù)據(jù)均通過輸入輸出緩存模塊交互；
所述串并轉(zhuǎn)換模塊將輸入緩存讀出的數(shù)據(jù)進(jìn)行并行輸出給硬件加速模塊，并串轉(zhuǎn)換模塊將基于龍哥庫塔的硬件加速模塊的并行輸出數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)；
基于龍哥庫塔的硬件加速模塊用于實現(xiàn)微分方程求解的硬件加速。
2.根據(jù)權(quán)利要求1所述的用于求解微分方程的硬件加速裝置，其特征在于，所述輸入緩存模塊包含輸入FIFO和控制寄存器組兩部分，輸入FIFO用于數(shù)據(jù)傳遞，控制寄存器組用于控制信號的傳遞，控制寄存器由上位機(jī)賦值，由基于龍哥庫塔的硬件加速單元進(jìn)行復(fù)位。
3.根據(jù)權(quán)利要求1所述的用于求解微分方程的硬件加速裝置，其特征在于，所述的輸出緩存模塊包含輸出FIFO和狀態(tài)寄存器組兩部分，輸出FIFO用于計算結(jié)果數(shù)據(jù)傳遞，狀態(tài)寄存器組用于狀態(tài)信號的傳遞，狀態(tài)寄存器由基于龍哥庫塔的硬件加速單元進(jìn)行賦值，由上位機(jī)進(jìn)行復(fù)位。
4.根據(jù)權(quán)利要求1所述的用于求解微分方程的硬件加速裝置，其特征在于，所述串并轉(zhuǎn)換模塊根據(jù)控制信號對輸入緩存模塊的輸入FIFO進(jìn)行讀操作控制，讀取的數(shù)據(jù)進(jìn)行并行輸出，同時對控制信號進(jìn)行轉(zhuǎn)換，產(chǎn)生基于龍哥庫塔的硬件加速單元的控制信號，同時對控制信號進(jìn)行復(fù)位操作。
5.根據(jù)權(quán)利要求1所述的用于求解微分方程的硬件加速裝置，其特征在于，所述并串轉(zhuǎn)換模塊根據(jù)控制信號對輸出緩存的輸出FIFO進(jìn)行寫操作控制，對狀態(tài)寄存器進(jìn)行賦值。
6.根據(jù)權(quán)利要求1所述的用于求解微分方程的硬件加速裝置，其特征在于，所述基于龍哥庫塔的硬件加速單元采用經(jīng)典的四階龍哥庫塔法，所有計算均采用單精度/雙精度浮點計算，用于保證精度和統(tǒng)一位寬，該模塊提供常用的浮點運算硬件加速單元，支持的浮點運算單元包括加減乘除浮點運算單元、三角函數(shù)、冪函數(shù)單元，其核心的微分方程求解部分采用FPGA的可重構(gòu)方案，通過參數(shù)設(shè)置和重構(gòu)即可完成對不同的微分方程求解。
7.根據(jù)權(quán)利要求1所述的用于求解微分方程的硬件加速裝置，其特征在于，串并轉(zhuǎn)換模塊的數(shù)據(jù)輸入位寬為32位，輸出數(shù)據(jù)位寬最大支持4096位寬；并串轉(zhuǎn)換模塊是將計算結(jié)果以32位位寬輸出并控制輸出緩存模塊的寫操作。
8.根據(jù)權(quán)利要求6所述的用于求解微分方程的硬件加速裝置，其特征在于，所述基于龍哥庫塔的硬件加速單元的計算中間數(shù)據(jù)通過DMA方式進(jìn)行傳送。
9.一種基于權(quán)利要求1所述的用于求解微分方程的硬件加速裝置的加速方法，其特征在于，包括以下步驟：
步驟1、判斷是否為高階微分方程，如果為高階微分方程，則將高階微分方程化為一階微分方程組，然后執(zhí)行步驟2；如果為一階方程組，則直接執(zhí)行步驟2；
步驟2、對一階微分方程組采用經(jīng)典的4階龍哥庫塔方法求解；其中主迭代采用相同的硬件結(jié)構(gòu)，每次主迭代中的子迭代采用相同的硬件結(jié)構(gòu)，子迭代采用最大限度的并行硬件結(jié)構(gòu)進(jìn)行實現(xiàn)。
10.根據(jù)權(quán)利要求9所述的加速方法，其特征在于，步驟2中子迭代時，找到每次子迭代中的最大時延路徑，通過增加并行度來減少計算時延時。