技術(shù)總結(jié)
本發(fā)明公開了一種用于求解微分方程的硬件加速裝置，由輸入輸出緩存模塊、串并轉(zhuǎn)換模塊和基于龍哥庫塔的硬件加速模塊組成。輸入輸出緩存模塊主要用于與主控直接交互數(shù)據(jù)的緩存，加速單元與主控之間的所有數(shù)據(jù)均通過輸入輸出緩存交互。串并/并串轉(zhuǎn)換模塊主要是負(fù)責(zé)將輸入緩存的讀出的數(shù)據(jù)根據(jù)需要多種并行輸出，將硬件加速模塊的并行輸出數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)?；邶埜鐜焖挠布铀倌K主要負(fù)責(zé)實(shí)現(xiàn)微分方程求解的硬件加速。該用于求解微分方程的硬件加速裝置通過提出通用的計(jì)算架構(gòu)，結(jié)合FPGA局部可重構(gòu)特性，通過對核心計(jì)算單元的靈活配置，實(shí)現(xiàn)對微分方程組求解的硬件加速的通用化，從而有效地滿足各種微分方程組快速求解的應(yīng)用需求。

技術(shù)研發(fā)人員：姚小城;殷進(jìn)勇;劉煜;王洋;吳建魯;李毅;陶崢嶸;董海祥;王永;李小亮
受保護(hù)的技術(shù)使用者：中國船舶重工集團(tuán)公司第七一六研究所
文檔號碼：201611088172
技術(shù)研發(fā)日：2016.12.01
技術(shù)公布日：2017.03.22