本發(fā)明涉及服務(wù)器領(lǐng)域，尤其涉及一種多架構(gòu)CPU能耗控制系統(tǒng)。

背景技術(shù)：

SPECPower是一個接近于IT實際工作環(huán)境中的性能/功耗評價基準(zhǔn)，期望能改變業(yè)界過往只重視服務(wù)器系統(tǒng)最大性能指標(biāo)而忽視系統(tǒng)能源消耗的觀點，其單位是overall ssj_ops/watt，即平均每秒性能/每瓦。

Uncorefrequency簡稱Ufrq，為核心外頻率，在CPU核心外面分別分布著L3緩存，Uncorefrequency即指L3緩存外的運行頻率。在服務(wù)器中設(shè)有多架構(gòu)，每個架構(gòu)中設(shè)有多個CPU，服務(wù)器在滿載運行時，消耗能耗較大，通常CPU自身的能耗輸出是預(yù)設(shè)的，在后期變更參數(shù)較難。而Uncorefrequency為CPU核心外頻率，如果調(diào)節(jié)每個架構(gòu)中CPU的核心外頻率，則可以降低服務(wù)器的能耗，如何能夠通過小幅降低CPU性能，而大幅降低每個架構(gòu)中CPU的核心外頻率來降低服務(wù)器整體能耗是當(dāng)前丞待解決的技術(shù)問題。

技術(shù)實現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)中的不足，本發(fā)明的目的在于，提供一種多架構(gòu)CPU能耗控制系統(tǒng)，包括：計算板卡組及Ufrq調(diào)節(jié)單元；計算板卡組包括：第一計算板卡，第二計算板卡，第三計算板卡和第四計算板卡；

第一計算板卡包括：第一CPU，第二CPU，第一總線開關(guān)，第一選擇總線開關(guān)，第一比較器；

第二計算板卡包括：第三CPU，第四CPU，第二總線開關(guān)，第二選擇總線開關(guān)，第二比較器；

第一總線開關(guān)設(shè)有第一總線開關(guān)輸入A端，第一總線開關(guān)輸出B端，第一總線開關(guān)電平輸入端OE；第一總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第一總線開關(guān)的通斷；

第一比較器設(shè)有正極輸入端，負(fù)極輸入端及輸出端；

第一選擇總線開關(guān)設(shè)有第一選擇總線開關(guān)輸入A端，第一選擇總線開關(guān)輸入S端，第一選擇總線開關(guān)輸出B0端，第一選擇總線開關(guān)輸出B1端；

第一CPU和第二CPU分別與第一總線開關(guān)輸入A端連接，第一總線開關(guān)的輸出B端與第一選擇總線開關(guān)輸入A端連接，第一選擇總線開關(guān)輸入S端與第一比較器的輸出端連接；

第二總線開關(guān)設(shè)有第二總線開關(guān)輸入A端，第二總線開關(guān)輸出B端，第二總線開關(guān)電平輸入端OE；第二總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第二總線開關(guān)的通斷；

第二比較器設(shè)有正極輸入端，負(fù)極輸入端及輸出端；

第二選擇總線開關(guān)設(shè)有第二選擇總線開關(guān)輸入A端，第二選擇總線開關(guān)輸入S端，第二選擇總線開關(guān)輸出B0端，第二選擇總線開關(guān)輸出B1端；

第三CPU和第四CPU分別與第二總線開關(guān)輸入A端連接，第二總線開關(guān)的輸出B端與第二選擇總線開關(guān)輸入A端連接，第二選擇總線開關(guān)輸入S端與第二比較器的輸出端連接；第一選擇總線開關(guān)輸出B1端與第二選擇總線開關(guān)輸出B1端連接；

第三計算板卡包括：第五CPU，第六CPU，第三總線開關(guān)，第三選擇總線開關(guān)，第三比較器；

第四計算板卡包括：第七CPU，第八CPU，第四總線開關(guān)，第四選擇總線開關(guān)，第四比較器；

第三總線開關(guān)設(shè)有第三總線開關(guān)輸入A端，第三總線開關(guān)輸出B端，第三總線開關(guān)電平輸入端OE；第三總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第三總線開關(guān)的通斷；

第三比較器設(shè)有正極輸入端，負(fù)極輸入端及輸出端；

第三選擇總線開關(guān)設(shè)有第三選擇總線開關(guān)輸入A端，第三選擇總線開關(guān)輸入S端，第三選擇總線開關(guān)輸出B0端，第三選擇總線開關(guān)輸出B1端；

第五CPU和第六CPU分別與第三總線開關(guān)輸入A端連接，第三總線開關(guān)的輸出B端與第三選擇總線開關(guān)輸入A端連接，第三選擇總線開關(guān)輸入S端與第三比較器的輸出端連接；

第四總線開關(guān)設(shè)有第四總線開關(guān)輸入A端，第四總線開關(guān)輸出B端，第四總線開關(guān)電平輸入端OE；第四總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第四總線開關(guān)的通斷；

第四比較器設(shè)有正極輸入端，負(fù)極輸入端及輸出端；

第四選擇總線開關(guān)設(shè)有第四選擇總線開關(guān)輸入A端，第四選擇總線開關(guān)輸入S端，第四選擇總線開關(guān)輸出B0端，第四選擇總線開關(guān)輸出B1端；

第七CPU和第八CPU分別與第四總線開關(guān)輸入A端連接，第四總線開關(guān)的輸出B端與第四選擇總線開關(guān)輸入A端連接，第四選擇總線開關(guān)輸入S端與第四比較器的輸出端連接；第三選擇總線開關(guān)輸出B1端與第四選擇總線開關(guān)輸出B1端連接；

第一選擇總線開關(guān)輸出B0端，第二選擇總線開關(guān)輸出B0端，第三選擇總線開關(guān)輸出B0端，第四選擇總線開關(guān)輸出B0端同時連接。

第一CPU，第二CPU，第三CPU，第四CPU，第五CPU，第六CPU，第七CPU，第八CPU分別設(shè)有Ufrq模塊；

Ufrq調(diào)節(jié)單元用于調(diào)節(jié)每個Ufrq模塊的輸出功率，使Ufrq模塊的輸出功率在0至45%之間波動。

優(yōu)選地，第一CPU的TSC端和第二CPU的TSC端分別與第一總線開關(guān)輸入A端連接；

第三CPU的TSC端和第四CPU的TSC端分別與第二總線開關(guān)輸入A端連接；

第五CPU的TSC端和第六CPU的TSC端分別與第三總線開關(guān)輸入A端連接；

第七CPU的TSC端和第八CPU的TSC端分別與第四總線開關(guān)輸入A端連接。

優(yōu)選地，還包括：BIOS模塊；

BIOS模塊設(shè)有Ufrq調(diào)節(jié)模塊；

Ufrq調(diào)節(jié)模塊用于調(diào)節(jié)Ufrq調(diào)節(jié)單元的輸出功率上下限。

優(yōu)選地，還包括：背板；

第一選擇總線開關(guān)輸出B0端，第二選擇總線開關(guān)輸出B0端，第三選擇總線開關(guān)輸出B0端，第四選擇總線開關(guān)輸出B0端通過設(shè)置在背板上的導(dǎo)線同時連接；

第一選擇總線開關(guān)輸出B1端與第二選擇總線開關(guān)輸出B1端通過設(shè)置在背板上的導(dǎo)線連接；

第三選擇總線開關(guān)輸出B1端與第四選擇總線開關(guān)輸出B1端通過設(shè)置在背板上的導(dǎo)線連接。

優(yōu)選地，Ufrq調(diào)節(jié)單元用于當(dāng)系統(tǒng)在滿載運行時，Ufrq調(diào)節(jié)單元調(diào)節(jié)每個Ufrq模塊的輸出功率為Ufrq模塊額定功率的45%，第一計算板卡，第二計算板卡，第三計算板卡和第四計算板卡采用單分區(qū)模式，第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同時連接。

從以上技術(shù)方案可以看出，本發(fā)明具有以下優(yōu)點：

本發(fā)明中，Ufrq調(diào)節(jié)單元調(diào)節(jié)每個Ufrq模塊的輸出功率，使Ufrq模塊的輸出功率在0至45%之間波動。這樣隨著系統(tǒng)總體功率的降低，系統(tǒng)能效逐漸有相應(yīng)的提升，并控制Ufrq模塊在0至45%之間波動可以有效的大幅降低系統(tǒng)能耗，而對系統(tǒng)處理能力小幅降低，達(dá)到了降低能耗的效果。本發(fā)明內(nèi)容易于實現(xiàn)，經(jīng)過測試對服務(wù)器能耗降低效果明顯，無需對硬件及軟件系統(tǒng)做任何調(diào)整。

本發(fā)明中，在不同分區(qū)模式下應(yīng)用時通過硬件邏輯器件可以將CPU間共享信號有效地隔離和連接，使多個處理器能夠充分發(fā)揮出更強大的處理能力。而且基于純硬件線路，具有可靠、靈活的特點。維持了計算板卡組統(tǒng)一化設(shè)計，并且只要一塊背板，即可實現(xiàn)多分區(qū)模式的支持。

附圖說明

為了更清楚地說明本發(fā)明的技術(shù)方案，下面將對描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為多架構(gòu)CPU能耗控制系統(tǒng)整體示意圖；

圖2為雙分區(qū)示意圖；

圖3為四分區(qū)示意圖；

圖4為單分區(qū)示意圖；

圖5為能耗隨Ufrq調(diào)節(jié)單元調(diào)節(jié)的變化曲線；

圖6為負(fù)載能耗調(diào)節(jié)前后對比圖；

圖7為性能調(diào)節(jié)前后對比圖。

具體實施方式

為使得本發(fā)明的發(fā)明目的、特征、優(yōu)點能夠更加的明顯和易懂，下面將運用具體的實施例及附圖，對本發(fā)明保護的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，下面所描述的實施例僅僅是本發(fā)明一部分實施例，而非全部的實施例?；诒緦＠械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本專利保護的范圍。

本實施例提供一種多架構(gòu)CPU能耗控制系統(tǒng)，如圖1所示，包括：計算板卡組及Ufrq調(diào)節(jié)單元B2；計算板卡組包括：第一計算板卡N1，第二計算板卡N2，第三計算板卡N3和第四計算板卡N4；

第一計算板卡N1包括：第一CPU1，第二CPU2，第一總線開關(guān)U11，第一選擇總線開關(guān)U12，第一比較器U13；

第二計算板卡N2包括：第三CPU3，第四CPU4，第二總線開關(guān)U21，第二選擇總線開關(guān)U22，第二比較器U23；

第三計算板卡N3包括：第五CPU5，第六CPU6，第三總線開關(guān)U31，第三選擇總線開關(guān)U32，第三比較器U33；

第四計算板卡N4包括：第七CPU7，第八CPU8，第四總線開關(guān)U41，第四選擇總線開關(guān)U42，第四比較器U43；

第一CPU1，第二CPU2，第三CPU3，第四CPU4，第五CPU5，第六CPU6，第七CPU7，第八CPU8分別設(shè)有Ufrq模塊9；

Ufrq調(diào)節(jié)單元B2用于調(diào)節(jié)每個Ufrq模塊9的輸出功率，使Ufrq模塊9的輸出功率在0至45%之間波動。

由于隨著CPU性能的提升，其熱功率也會不斷地提高，盡管隨著功率的增加總能獲得更好的計算性能，但是在超過最佳臨界點后其性能功耗比卻是呈下降趨勢。本發(fā)明中，通過控制每個Ufrq模塊9的功耗，則可以在系統(tǒng)性能影響不大的前提下，降低CPU功率，提升性能能效比，從而提高服務(wù)器的綜合能耗。

如圖5至7所示，在不限制Ufrq模塊9的功耗情況下，整個系統(tǒng)在滿負(fù)載時的功耗約為440W，而在限制Ufrq模塊9的情況下整個系統(tǒng)滿負(fù)載功耗約為400W，而系統(tǒng)性能降低不足5%，而系統(tǒng)弄好得到了降低。在適當(dāng)降低Ufrq模塊9的功耗之后，隨著系統(tǒng)總體功率的降低，其能效逐漸有相應(yīng)的提升，并在控制Ufrq模塊9的功耗至原45%左右時達(dá)到峰值。

第一總線開關(guān)U11設(shè)有第一總線開關(guān)輸入A端，第一總線開關(guān)輸出B端，第一總線開關(guān)電平輸入端OE；第一總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第一總線開關(guān)的通斷；第一比較器U13設(shè)有正極輸入端，負(fù)極輸入端及輸出端；第一選擇總線開關(guān)U12設(shè)有第一選擇總線開關(guān)輸入A端，第一選擇總線開關(guān)輸入S端，第一選擇總線開關(guān)輸出B0端，第一選擇總線開關(guān)輸出B1端；

第一CPU1和第二CPU2分別與第一總線開關(guān)輸入A端連接，第一總線開關(guān)的輸出B端與第一選擇總線開關(guān)輸入A端連接，第一選擇總線開關(guān)U12輸入S端與第一比較器U13的輸出端連接；

第二總線開關(guān)U21設(shè)有第二總線開關(guān)輸入A端，第二總線開關(guān)輸出B端，第二總線開關(guān)電平輸入端OE；第二總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第二總線開關(guān)的通斷；第二比較器U23設(shè)有正極輸入端，負(fù)極輸入端及輸出端；第二選擇總線開關(guān)U22設(shè)有第二選擇總線開關(guān)輸入A端，第二選擇總線開關(guān)輸入S端，第二選擇總線開關(guān)輸出B0端，第二選擇總線開關(guān)輸出B1端；第三CPU3和第四CPU4分別與第二總線開關(guān)輸入A端連接，第二總線開關(guān)的輸出B端與第二選擇總線開關(guān)輸入A端連接，第二選擇總線開關(guān)輸入S端與第二比較器的輸出端連接；第一選擇總線開關(guān)輸出B1端與第二選擇總線開關(guān)輸出B1端連接。

第一比較器負(fù)極輸入端接收到低電平，第一比較器正極輸入端接收到高電平，第一總線開關(guān)電平輸入端OE接收高電平，第一總線開關(guān)輸入A端與第一總線開關(guān)輸出B端導(dǎo)通，第一選擇總線開關(guān)輸入A端與第一選擇總線開關(guān)輸出B1端導(dǎo)通；第二比較器負(fù)極輸入端接收到低電平，第二比較器正極輸入端接收到高電平，第二總線開關(guān)電平輸入端OE接收高電平，第二總線開關(guān)輸入A端與第二總線開關(guān)輸出B端導(dǎo)通，第二選擇總線開關(guān)輸入A端與第二選擇總線開關(guān)輸出B1端導(dǎo)通；

第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端同時連接。第一比較器負(fù)極輸入端接收到高電平，第一比較器正極輸入端接收到高電平，第一總線開關(guān)電平輸入端OE接收低電平，第一總線開關(guān)輸入A端與第一總線開關(guān)輸出B端斷開；第二比較器負(fù)極輸入端接收到高電平，第二比較器正極輸入端接收到高電平，第二總線開關(guān)電平輸入端OE接收低電平，第二總線開關(guān)輸入A端與第二總線開關(guān)輸出B端斷開；第一CPU的TSC端和第二CPU的TSC端與第三CPU的TSC端和第四CPU的TSC端斷開連接，第一計算板卡與第二計算板卡之間的CPU相互隔離。

第三總線開關(guān)U31設(shè)有第三總線開關(guān)輸入A端，第三總線開關(guān)輸出B端，第三總線開關(guān)電平輸入端OE；第三總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第三總線開關(guān)的通斷；第三比較器U33設(shè)有正極輸入端，負(fù)極輸入端及輸出端；第三選擇總線開關(guān)U32設(shè)有第三選擇總線開關(guān)輸入A端，第三選擇總線開關(guān)輸入S端，第三選擇總線開關(guān)輸出B0端，第三選擇總線開關(guān)輸出B1端；第五CPU5和第六CPU6分別與第三總線開關(guān)輸入A端連接，第三總線開關(guān)的輸出B端與第三選擇總線開關(guān)輸入A端連接，第三選擇總線開關(guān)輸入S端與第三比較器的輸出端連接；

第四總線開關(guān)U41設(shè)有第四總線開關(guān)輸入A端，第四總線開關(guān)輸出B端，第四總線開關(guān)電平輸入端OE；第四總線開關(guān)電平輸入端OE用于根據(jù)接收的電平高低控制第四總線開關(guān)的通斷；第四比較器U43設(shè)有正極輸入端，負(fù)極輸入端及輸出端；第四選擇總線開關(guān)U42設(shè)有第四選擇總線開關(guān)輸入A端，第四選擇總線開關(guān)輸入S端，第四選擇總線開關(guān)輸出B0端，第四選擇總線開關(guān)輸出B1端；第七CPU7和第八CPU8分別與第四總線開關(guān)輸入A端連接，第四總線開關(guān)的輸出B端與第四選擇總線開關(guān)輸入A端連接，第四選擇總線開關(guān)輸入S端與第四比較器的輸出端連接；第三選擇總線開關(guān)輸出B1端與第四選擇總線開關(guān)輸出B1端連接；第一選擇總線開關(guān)輸出B0端，第二選擇總線開關(guān)輸出B0端，第三選擇總線開關(guān)輸出B0端，第四選擇總線開關(guān)輸出B0端同時連接。

第一CPU的TSC端和第二CPU的TSC端分別與第一總線開關(guān)輸入A端連接；第三CPU的TSC端和第四CPU的TSC端分別與第二總線開關(guān)輸入A端連接；第五CPU的TSC端和第六CPU的TSC端分別與第三總線開關(guān)輸入A端連接；第七CPU的TSC端和第八CPU的TSC端分別與第四總線開關(guān)輸入A端連接。

本實施例中，第一CPU1的TSC端和第二CPU2的TSC端以菊花鏈的形式互連；第三CPU3的TSC端和第四CPU4的TSC端以菊花鏈的形式互連；第五CPU5的TSC端和第六CPU6的TSC端以菊花鏈的形式互連；第七CPU7的TSC端和第八CPU8的TSC端以菊花鏈的形式互連。

本實施例中，控制系統(tǒng)還包括：背板B1；第一選擇總線開關(guān)輸出B0端，第二選擇總線開關(guān)輸出B0端，第三選擇總線開關(guān)輸出B0端，第四選擇總線開關(guān)輸出B0端通過設(shè)置在背板上的導(dǎo)線同時連接；第一選擇總線開關(guān)輸出B1端與第二選擇總線開關(guān)輸出B1端通過設(shè)置在背板上的導(dǎo)線連接；第三選擇總線開關(guān)輸出B1端與第四選擇總線開關(guān)輸出B1端通過設(shè)置在背板上的導(dǎo)線連接。

在本發(fā)明中，第一比較器負(fù)極輸入端接收到低電平，第一比較器正極輸入端接收到高電平，第一總線開關(guān)電平輸入端OE接收高電平，第一總線開關(guān)輸入A端與第一總線開關(guān)輸出B端導(dǎo)通，第一選擇總線開關(guān)輸入A端與第一選擇總線開關(guān)輸出B1端導(dǎo)通；

第二比較器負(fù)極輸入端接收到低電平，第二比較器正極輸入端接收到高電平，第二總線開關(guān)電平輸入端OE接收高電平，第二總線開關(guān)輸入A端與第二總線開關(guān)輸出B端導(dǎo)通，第二選擇總線開關(guān)輸入A端與第二選擇總線開關(guān)輸出B1端導(dǎo)通；

第三比較器負(fù)極輸入端接收到低電平，第三比較器正極輸入端接收到高電平，第三總線開關(guān)電平輸入端OE接收高電平，第三總線開關(guān)輸入A端與第三總線開關(guān)輸出B端導(dǎo)通，第三選擇總線開關(guān)輸入A端與第三選擇總線開關(guān)輸出B1端導(dǎo)通；

第四比較器負(fù)極輸入端接收到低電平，第四比較器正極輸入端接收到高電平，第四總線開關(guān)電平輸入端OE接收高電平，第四總線開關(guān)輸入A端與第四總線開關(guān)輸出B端導(dǎo)通，第四選擇總線開關(guān)輸入A端與第四選擇總線開關(guān)輸出B1端導(dǎo)通；

第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端同時連接；第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同時連接。

當(dāng)計算板卡組包括：第一計算板卡，第二計算板卡，第三計算板卡和第四計算板卡時，控制方法包括：如圖4所示，

第一比較器負(fù)極輸入端接收到高電平，第一比較器正極輸入端接收到高電平，第一總線開關(guān)電平輸入端OE接收低電平，第一總線開關(guān)輸入A端與第一總線開關(guān)輸出B端斷開；

第二比較器負(fù)極輸入端接收到高電平，第二比較器正極輸入端接收到高電平，第二總線開關(guān)電平輸入端OE接收低電平，第二總線開關(guān)輸入A端與第二總線開關(guān)輸出B端斷開；

第三比較器負(fù)極輸入端接收到高電平，第三比較器正極輸入端接收到高電平，第三總線開關(guān)電平輸入端OE接收低電平，第三總線開關(guān)輸入A端與第三總線開關(guān)輸出B端斷開；

第四比較器負(fù)極輸入端接收到高電平，第四比較器正極輸入端接收到高電平，第四總線開關(guān)電平輸入端OE接收低電平，第四總線開關(guān)輸入A端與第四總線開關(guān)輸出B端斷開；

第一計算板卡、第二計算板卡、第三計算板卡和第四計算板卡之間的CPU相互隔離。

當(dāng)計算板卡組包括：第一計算板卡，第二計算板卡，第三計算板卡和第四計算板卡時，控制方法包括：如圖5所示，

第一比較器負(fù)極輸入端接收到高電平，第一比較器正極輸入端接收到低電平，第一總線開關(guān)電平輸入端OE接收高電平，第一總線開關(guān)輸入A端與第一總線開關(guān)輸出B端導(dǎo)通，第一選擇總線開關(guān)輸入A端與第一選擇總線開關(guān)輸出B0端導(dǎo)通；

第二比較器負(fù)極輸入端接收到高電平，第二比較器正極輸入端接收到低電平，第二總線開關(guān)電平輸入端OE接收高電平，第二總線開關(guān)輸入A端與第二總線開關(guān)輸出B端導(dǎo)通，第二選擇總線開關(guān)輸入A端與第二選擇總線開關(guān)輸出B0端導(dǎo)通；

第三比較器負(fù)極輸入端接收到高電平，第三比較器正極輸入端接收到低電平，第三總線開關(guān)電平輸入端OE接收高電平，第三總線開關(guān)輸入A端與第三總線開關(guān)輸出B端導(dǎo)通，第三選擇總線開關(guān)輸入A端與第三選擇總線開關(guān)輸出B0端導(dǎo)通；

第四比較器負(fù)極輸入端接收到高電平，第四比較器正極輸入端接收到低電平，第四總線開關(guān)電平輸入端OE接收高電平，第四總線開關(guān)輸入A端與第四總線開關(guān)輸出B端導(dǎo)通，第四選擇總線開關(guān)輸入A端與第四選擇總線開關(guān)輸出B0端導(dǎo)通；

第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同時連接。

本實施例中，多架構(gòu)CPU能耗控制系統(tǒng)及方法應(yīng)用在高端服務(wù)器領(lǐng)域，優(yōu)選為八路服務(wù)器。八路服務(wù)器配置8顆處理器。八路服務(wù)器能發(fā)揮更強大的處理及運算能力，以及具有高度的可擴展性。強大的處理能力和內(nèi)存容量是核心數(shù)據(jù)庫、虛擬化、商業(yè)智能分析、大型ERP、高性能計算的最佳硬件平臺。

八路服務(wù)器的架構(gòu)一般分為兩類。

第一類架構(gòu)中計算板有兩塊，每一塊計算板上配置四顆處理器。兩塊計算板通過背板將高速總線、控制信號進(jìn)行連接。即4S x 2架構(gòu)。

第二類架構(gòu)中計算板有四塊，每塊計算板上配置兩顆處理器。四塊計算板通過背板將高速總線、控制信號進(jìn)行連接。即2S x 4架構(gòu)。

本發(fā)明優(yōu)選地方案涉及2S x 4架構(gòu)。在2S x 4架構(gòu)中，一個系統(tǒng)中計算板數(shù)量多達(dá)4塊。每塊計算板硬件構(gòu)成完全相同。并且需要通過硬件或管理系統(tǒng)靈活配置成單分區(qū)、雙分區(qū)、四分區(qū)模式，即組成二路，四路，八路分區(qū)模式。所謂單分區(qū)，即四塊計算板通過物理互聯(lián)組成一個完整的八路系統(tǒng)，如圖4所示。所謂雙分區(qū)，即整個服務(wù)器包含兩個獨立的四路系統(tǒng)。每個四路系統(tǒng)由兩塊計算板通過物理互連組成，如圖2所示。所謂四分區(qū)，即整個服務(wù)器包含四個獨立的二路系統(tǒng)，如圖3所示。由于存在多種分區(qū)配置模式，在不同板卡上的多個處理器間的共享信號需要根據(jù)模式選擇進(jìn)行相應(yīng)的隔離和連接。

以特定的一個信號為例。TSC_SYNC信號是一個校準(zhǔn)信號，應(yīng)用于多CPU以上系統(tǒng)中，用于同步CPU內(nèi)部的TSC(Time Stamp Counter,時間標(biāo)識計數(shù)器)。故TSC_SYNC信號需要在CPU間以菊花鏈的形式互連。TSC_SYNC信號整體互連拓?fù)淙鐖D2所示。每塊計算板節(jié)點是采用相同的硬件設(shè)計。

2S_mode、4S_mode、8S_mode 信號為分區(qū)模式控制信號，都為低有效。三個控制信號是互斥關(guān)系，即每種情況下，有且僅有一個信號為低電平。

1.單分區(qū)模式：

此模式下，8S_mode為低電平。2S_mode與4S_mode為高電平。因此U1導(dǎo)通。U3正向輸入端是低電平，反向輸入端是高電平，因此U3輸出低電平。U2的A到B0通路導(dǎo)通。因此從整體看，四塊計算板節(jié)點8個CPU的TSC_SYNC信號連接在一起。

2.雙分區(qū)模式：

此模式下，4S_mode為低電平。2S_mode與8S_mode為高電平。因此U1導(dǎo)通。U3正向輸入端是高電平，反向輸入端是低電平，因此U3輸出高電平。U2的A到B1通路導(dǎo)通。從整體看，Node0和Node1兩塊計算板節(jié)點的4個CPU的TSC_SYNC信號連接在一起。Node2和Node3兩塊計算板節(jié)點的4個CPU的TSC_SYNC信號連接在一起。因此在雙分區(qū)下，不同分區(qū)間，TSC_SYNC信號是被隔離的。

3.四分區(qū)模式：

此模式下，2S_mode為低電平。4S_mode與8S_mode為高電平。因此U1不導(dǎo)通。TSC_SYNC信號只在單個計算板節(jié)點的2個CPU間互連。因此在四分區(qū)下，不同分區(qū)間，TSC_SYNC信號是被隔離的。

Ufrq調(diào)節(jié)單元調(diào)節(jié)每個Ufrq模塊的輸出功率，使Ufrq模塊的輸出功率在0至45%之間波動。當(dāng)系統(tǒng)在滿載運行時，通常是第一計算板卡N1，第二計算板卡N2，第三計算板卡N3和第四計算板卡N4采用單分區(qū)模式，第一CPU的TSC端，第二CPU的TSC端，第三CPU的TSC端，第四CPU的TSC端，第五CPU的TSC端，第六CPU的TSC端，第七CPU的TSC端，第八CPU的TSC端同時連接。這樣八顆CPU均投用，Ufrq調(diào)節(jié)單元調(diào)節(jié)每個Ufrq模塊的輸出功率為Ufrq模塊額定功率的45%。Ufrq調(diào)節(jié)單元調(diào)節(jié)每個Ufrq模塊的輸出功率，使Ufrq模塊的輸出功率在0至45%之間波動，這樣既滿足了處理能力又滿足了起到了降低能耗。

同樣，在四分區(qū)模式，雙分區(qū)模式均是由Ufrq調(diào)節(jié)單元調(diào)節(jié)每個Ufrq模塊的輸出功率。

本發(fā)明中，系統(tǒng)還包括：BIOS模塊；BIOS模塊設(shè)有Ufrq調(diào)節(jié)模塊；Ufrq調(diào)節(jié)模塊用于調(diào)節(jié)Ufrq調(diào)節(jié)單元的輸出功率上下限。為了便于用戶設(shè)置Ufrq調(diào)節(jié)單元的調(diào)節(jié)量，在BIOS模塊設(shè)置Ufrq調(diào)節(jié)模塊。

系統(tǒng)適用了具有BIOS的服務(wù)器，通過BIOS模塊的Ufrq調(diào)節(jié)模塊輸出功率上下限，控制 CPU輸出功率。

這樣在不同分區(qū)模式下應(yīng)用時通過硬件邏輯器件可以將CPU間共享信號有效地隔離和連接。這一方法基于純硬件線路，具有可靠、靈活的特點。維持了計算板統(tǒng)一化設(shè)計，并且只要一版背板設(shè)計，即可實現(xiàn)多分區(qū)模式的支持。

本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參考即可。

本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”、“第三”“第四”等（如果存在）是用于區(qū)別類似的對象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本發(fā)明的實施例能夠以除了在這里圖示或描述的那些以外的順序?qū)嵤?。此外，術(shù)語“包括”和“具有”以及他們的任何變形，意圖在于覆蓋不排他的包含。

對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。