本實用新型屬于信號發(fā)生器技術(shù)領(lǐng)域，特別是涉及一種基于DDS的高分辨率信號發(fā)生器。

背景技術(shù)：

信號源作為一種基本電子設(shè)備無論是在教學、科研還是在部隊技術(shù)保障中，都有著廣泛的使用。信號源作為一種通用電子測試儀器是我軍進行高科技戰(zhàn)爭不可缺少的一種測試儀器。因此，從理論到工程對信號的發(fā)生進行深入研究，不論是從教學科研角度，還是從部隊技術(shù)保障服務(wù)角度出發(fā)都有著積極的意義。隨著科學技術(shù)的發(fā)展和測量技術(shù)的進步，對信號源的要求越來越高，普通的信號發(fā)生器已無法滿足目前日益發(fā)展的數(shù)字技術(shù)領(lǐng)域科研和教學的需要DDS技術(shù)是一種新興的頻率合成技術(shù)，要求具有頻率分辨率極高、頻率切換速度快、切換相位連續(xù)、輸出信號相位噪聲低、可編程、全數(shù)字化易于集成、體積小、重量輕等優(yōu)點。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于提供一種基于DDS的高分辨率信號發(fā)生器，通過利用在FPGA的片上可編程系統(tǒng)，在FPGA的片上集成DDS組件和PLL，實現(xiàn)寬帶掃頻信號輸出，并且在FPGA的片上集成單片機擴展接口，用于接入不同控制類型的單片機作為控制器件，使得該信號發(fā)生器具有高度的開發(fā)性。

本實用新型是通過以下技術(shù)方案實現(xiàn)的：

本實用新型為一種基于DDS的高分辨率信號發(fā)生器，包括FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；

其中，所述單片機擴展接口用于外接單片機；PLL時鐘實現(xiàn)基準時鐘的分頻和倍頻，使系統(tǒng)時鐘更加穩(wěn)定精確為SDROM和DDS電路提供基準時鐘；

其中，所述DDS組件模塊包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的輸入信號依次通過LPF、AMP、LPF、PD、LF和VOC得到輸入信號的輸出數(shù)據(jù)；LPF和AMP組成低通濾波器，通過LPF輸出一個較純凈的波信號；存儲器ROM中的查詢表用于實現(xiàn)從相位累加器輸出的相位值帶幅度值的轉(zhuǎn)換，然后送到DAC轉(zhuǎn)換模塊將幅度值的數(shù)字量轉(zhuǎn)變?yōu)槟M量。

所述FPGA模塊連接有FLASH存儲器、SDRAM存儲器、USB通信模塊、顯示模塊、電源模塊、JTAG接口、DAC轉(zhuǎn)換模塊和輸入模塊；

其中，所述FLASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數(shù)據(jù)存入存儲器ROM，從存儲器ROM中讀取函數(shù)ROM表中的數(shù)據(jù)，處理后將數(shù)據(jù)發(fā)送至DAC轉(zhuǎn)換模塊得到波形信號輸出。

進一步地，所述USB通信模塊用于信號發(fā)生器的FLASH存儲器和SDRAM存儲器上的數(shù)據(jù)讀取。

進一步地，所述顯示模塊用于顯示信號發(fā)生器的輸出數(shù)據(jù)的波形圖。

進一步地，所述輸入模塊為鍵盤或觸摸屏。

本實用新型具有以下有益效果：

本實用新型通過利用在FPGA的片上可編程系統(tǒng)，充分利用軟邏輯，可以得到較高的頻率分辨率、較寬的頻率帶寬，提高波形頻率的穩(wěn)定性；在FPGA的片上集成DDS組件和PLL，實現(xiàn)寬帶掃頻信號輸出，具有相位噪聲低，雜散抑制好，跳頻速度快；并且在FPGA的片上集成單片機擴展接口，用于接入不同控制類型的單片機作為控制器件，使得該信號發(fā)生器具有高度的開發(fā)性。

當然，實施本實用新型的任一產(chǎn)品并不一定需要同時達到以上所述的所有優(yōu)點。

附圖說明

為了更清楚地說明本實用新型實施例的技術(shù)方案，下面將對實施例描述所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實用新型的一種基于DDS的高分辨率信號發(fā)生器的系統(tǒng)圖；

圖2為DDS組件模塊的系統(tǒng)圖。

具體實施方式

下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本實用新型保護的范圍。

請參閱圖1和圖2所示，本實用新型為一種基于DDS的高分辨率信號發(fā)生器，包括FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；

其中，單片機擴展接口用于外接單片機；PLL時鐘實現(xiàn)基準時鐘的分頻和倍頻，使系統(tǒng)時鐘更加穩(wěn)定精確為SDROM和DDS電路提供基準時鐘；

其中，DDS組件模塊包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的輸入信號依次通過LPF、AMP、LPF、PD、LF和VOC得到輸入信號的輸出數(shù)據(jù)；LPF和AMP組成低通濾波器，采用HMC478放大器，通過LPF輸出一個較純凈的波信號；存儲器ROM中的查詢表用于實現(xiàn)從相位累加器輸出的相位值帶幅度值的轉(zhuǎn)換，然后送到DAC轉(zhuǎn)換模塊將幅度值的數(shù)字量轉(zhuǎn)變?yōu)槟M量。

DDS選用AD9852芯片，PD選用ADF4113鑒相芯片。

FPGA模塊連接有FLASH存儲器、SDRAM存儲器、USB通信模塊、顯示模塊、電源模塊、JTAG接口、DAC轉(zhuǎn)換模塊和輸入模塊；

其中，F(xiàn)LASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數(shù)據(jù)存入存儲器ROM，從存儲器ROM中讀取函數(shù)ROM表中的數(shù)據(jù)，處理后將數(shù)據(jù)發(fā)送至DAC轉(zhuǎn)換模塊得到波形信號輸出。

其中，USB通信模塊用于信號發(fā)生器的FLASH存儲器和SDRAM存儲器上的數(shù)據(jù)讀取。

其中，顯示模塊用于顯示信號發(fā)生器的輸出數(shù)據(jù)的波形圖。

其中，輸入模塊為鍵盤或觸摸屏。

當單片機擴展接口上未接入單片機時，F(xiàn)PGA模塊上的微處理器作用于DDS組件模塊；

當FPGA模塊上的微處理器監(jiān)視到單片機擴展接口上接入單片機，單片機向微處理器發(fā)出終止微處理器工作的命令，通過單片機作用于DDS組件模塊，實現(xiàn)對該發(fā)生器的擴展和開發(fā)。

LPF，是“Low Pass Filter”的縮寫，意為“低通濾波器”。就是讓低頻信號通過，阻止高頻信號通過。

PLL(Phase Locked Loop)：為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時脈訊號，使高頻器件正常工作，如內(nèi)存的存取資料等。

鑒相器(phasedetector，PD)，是能夠鑒別出輸入信號的相差的器件，是使輸出電壓與兩個輸入信號之間的相位差有確定關(guān)系的電路。

以上公開的本實用新型優(yōu)選實施例只是用于幫助闡述本實用新型。優(yōu)選實施例并沒有詳盡敘述所有的細節(jié)，也不限制該實用新型僅為所述的具體實施方式。顯然，根據(jù)本說明書的內(nèi)容，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本實用新型的原理和實際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地理解和利用本實用新型。本實用新型僅受權(quán)利要求書及其全部范圍和等效物的限制。