技術(shù)總結(jié)
本實用新型公開了一種基于DDS的高分辨率信號發(fā)生器。包括FPGA模塊上集成有微處理器、PLL時鐘、單片機(jī)擴(kuò)展接口、存儲器ROM和DDS組件模塊；FLASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數(shù)據(jù)存入存儲器ROM，從存儲器ROM中讀取函數(shù)ROM表中的數(shù)據(jù)，處理后將數(shù)據(jù)發(fā)送至DAC轉(zhuǎn)換模塊得到波形信號輸出。本實用新型通過在FPGA的片上集成DDS組件、單片機(jī)擴(kuò)展接口和PLL，得到較高的頻率分辨率、較寬的頻率帶寬，提高波形頻率的穩(wěn)定性；實現(xiàn)寬帶掃頻信號輸出，具有相位噪聲低，雜散抑制好，跳頻速度快；用于接入不同控制類型的單片機(jī)作為控制器件，使得該信號發(fā)生器具有高度的開發(fā)性。

技術(shù)研發(fā)人員：水曉敏;馬正源;盛迎接
受保護(hù)的技術(shù)使用者：合肥鼎馳儀器有限公司
文檔號碼：201621309084
技術(shù)研發(fā)日：2016.12.01
技術(shù)公布日：2017.06.06