本實用新型屬于用于通過計算求函數(shù)值的設備或裝置技術領域，具體涉及到一種具有PCIE和GPRS接口的復數(shù)乘乘運算裝置。

背景技術：

復數(shù)是高等數(shù)學的重要內容，復數(shù)是從實踐中產生和發(fā)展起來。復數(shù)已經在各種科學領域得到長足發(fā)展，尤其是在磁場學、流體力學、電工學、振動理論、機翼理論等。隨著科學的發(fā)展，復數(shù)的處理速度將進一步提高。復數(shù)的處理中，常常要用到復數(shù)乘乘運算。對于復數(shù)乘乘運算，是非常耗費時間的。研究如何有效地提高復數(shù)乘乘運算的速度，很有實際意義。對于復數(shù)的乘乘運算，涉及到4個32位的操作數(shù)連乘運算?，F(xiàn)有的實現(xiàn)這種復數(shù)的乘乘運算主要有以下三種：一是依靠計算機的軟硬件實現(xiàn)復數(shù)的乘乘運算；二是依靠數(shù)字信號處理器的軟硬件實現(xiàn)復數(shù)的乘乘運算；三是依靠學生筆算復數(shù)的乘乘運算。這些復數(shù)的乘乘運算技術手段存在以下不足：浪費時間與精力，需要人的參與，需要反復演算，對于筆算來說；容易出錯，計算的數(shù)據寬度較寬，參與計算的數(shù)據較多，對于筆算來說；不適用實際小的控制系統(tǒng)，僅僅用于計算驗證，對于用計算機的軟硬件實現(xiàn)運算來說；成本較高，不適用一些較小應用場合，對于用數(shù)字信號處理器實現(xiàn)運算來說；對使用者知識要求較高，學生需要花費較長時間和精力才能掌握，對于用數(shù)字信號處理器實現(xiàn)運算來說。

技術實現(xiàn)要素：

本實用新型所要解決的技術問題在于克服上述復數(shù)計算設備的不足,提供一種設計合理、結構簡單、外圍元器件少、成本低、具有多種對外接口、便于與外圍設備聯(lián)網的具有PCIE和GPRS接口的復數(shù)乘乘運算裝置。

解決上述技術問題采用的技術方案是：具有：對裝置進行控制的FPGA電路；PCI Express電路；該電路的輸出端接FPGA電路的輸入端；無線通信電路，該電路的輸入端接FPGA電路的輸出端。

本實用新型的FPGA電路為：集成電路U3的B2腳、A1腳、C3腳、B3腳、A3腳、C4腳、B4腳、A4腳、C5腳、B5腳、C6腳、A5腳、A6腳、A7腳、B7腳、C7腳、A8腳、A9腳、A10腳、C8腳、C9腳接PCI Express電路，集成電路U3的E1腳接晶振Y2的4腳，集成電路U3的H2腳、J2腳、H3腳、J1腳接連接器J1的5腳～2腳，集成電路U3的J4腳、K4腳接無線通信電路，集成電路U3的E7腳、F4腳、E4腳、G4腳、G6腳、F7腳、D6腳、D4腳接3V電源，集成電路U3的E5腳、G5腳、G7腳、F6腳、D7腳、D5腳、E6腳、F5腳接地，晶振Y2的3腳接地、1腳接3V電源，連接器J1的1腳接地；集成電路U3的型號為EPM240F100C4，晶振Y2的型號為JHY50M。

本實用新型的無線通信電路為：連接器J2與外部SIM9000A模塊連接，同時連接器J2的6腳和5腳接集成電路U3的J4腳和K4腳、2腳和7腳接地、1腳接5V電源。

本實用新型的PCI Express電路為：集成電路U1的21腳和20腳接集成電路U2的1腳和2腳、17腳接晶振Y1的一端和電容C1的一端、18腳接晶振Y1的另一端和電容C2的一端、62腳通過電阻R1接地、63腳通過電阻R2接地、11腳和12腳接連接器P1的14腳和15腳、15腳接電容C3的一端、14腳接電容C4的一端、5腳和6腳接連接器P1的24腳和23腳、10腳通過電阻R3接地、1腳接電容C5的一端和連接器P1的26腳，集成電路U1的57腳～60腳、39腳～46腳、26腳～22腳、34腳、53腳、27腳、50腳依次接集成電路U3的B2腳、A1腳、C3腳、B3腳、A3腳、C4腳、B4腳、A4腳、C5腳、B5腳、C6腳、A5腳、A6腳、A7腳、B7腳、C7腳、A8腳、A9腳、A10腳、C8腳、C9腳，集成電路U1的2腳、19腳、49腳接3V電源，集成電路U1的4腳、32腳、47腳、7腳、13腳接1.8V電源，集成電路U1的3腳、8腳、9腳、16腳、33腳、48腳、56腳、61腳接地，集成電路U2的電源端接3V電源、地端接地，電容C1、電容C2、電容C5的另一端接地，連接器P1的21腳接電容C3的另一端、20腳接電容C4的另一端，連接器P1的8腳、27腳、28腳、10腳接3V電源，連接器P1的1腳、2腳、34腳、35腳接12V電源的正極，連接器P1的4腳、7腳、13腳、16腳、18腳、19腳、22腳、25腳、33腳接地；集成電路U1的型號為CH382SSP、集成電路U2的型號為AT24C02。

由于本實用新型采用了FPGA電路、無線通信電路、PCI Express電路，F(xiàn)PGA電路接收到外部傳來的復數(shù)操作數(shù)數(shù)據，PCI Express電路局部總線的控制及轉換邏輯啟動，產生復數(shù)操作數(shù)，并將其送入復數(shù)乘乘運算邏輯的輸入端，F(xiàn)PGA電路啟動串口的控制邏輯,將復數(shù)運算的結果數(shù)據發(fā)送出去，無線通信電路中的GPRS模塊采用SIM9000A,屬于雙頻GSM/GPRS模塊，完全采用SMT封裝形式，性能穩(wěn)定，本裝置具有設計合理、結構簡單、外圍元器件少、成本低、具有多種對外接口、便于與外圍設備聯(lián)網等優(yōu)點，可推廣應用到復數(shù)運算領域。

附圖說明

圖1是本實用新型的電氣原理方框圖。

圖2是圖1中FPGA電路和無線通信電路的電子線路原理圖。

圖3是圖1中PCI Express電路的電子線路原理圖。

具體實施方式

下面結合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限于這些實施例。

實施例1

在圖1中，本實用新型具有PCIE和GPRS接口的復數(shù)乘乘運算裝置由FPGA電路、無線通信電路、PCI Express電路連接構成，PCI Express電路的輸出端接FPGA電路的輸入端、FPGA電路的輸出端接無線通信電路的輸入端。

在圖2中，本實施例的FPGA電路由集成電路U3、晶振Y2、連接器J1連接構成，集成電路U3的型號為EPM240F100C4，晶振Y2的型號為JHY50M。集成電路U3的B2腳、A1腳、C3腳、B3腳、A3腳、C4腳、B4腳、A4腳、C5腳、B5腳、C6腳、A5腳、A6腳、A7腳、B7腳、C7腳、A8腳、A9腳、A10腳、C8腳、C9腳接PCI Express電路，集成電路U3的E1腳接晶振Y2的4腳，集成電路U3的H2腳、J2腳、H3腳、J1腳接連接器J1的5腳～2腳，集成電路U3的J4腳、K4腳接無線通信電路，集成電路U3的E7腳、F4腳、E4腳、G4腳、G6腳、F7腳、D6腳、D4腳接3V電源，集成電路U3的E5腳、G5腳、G7腳、F6腳、D7腳、D5腳、E6腳、F5腳接地，晶振Y2的3腳接地、1腳接3V電源，連接器J1的1腳接地。

在圖2中，本實施例的無線通信電路由連接器J2構成，連接器J2與外部SIM9000A模塊連接，同時連接器J2的6腳和5腳接集成電路U3的J4腳和K4腳、2腳和7腳接地、1腳接5V電源。

在圖3中，本實施例的PCI Express電路由集成電路U1、集成電路U2、電阻R1～電阻R3、電容C1～電容C5、連接器P1、晶振Y1連接構成，集成電路U1的型號為CH382SSP、集成電路U2的型號為AT24C02。集成電路U1的21腳和20腳接集成電路U2的1腳和2腳、17腳接晶振Y1的一端和電容C1的一端、18腳接晶振Y1的另一端和電容C2的一端、62腳通過電阻R1接地、63腳通過電阻R2接地、11腳和12腳接連接器P1的14腳和15腳、15腳接電容C3的一端、14腳接電容C4的一端、5腳和6腳接連接器P1的24腳和23腳、10腳通過電阻R3接地、1腳接電容C5的一端和連接器P1的26腳，集成電路U1的57腳～60腳、39腳～46腳、26腳～22腳、34腳、53腳、27腳、50腳依次接集成電路U3的B2腳、A1腳、C3腳、B3腳、A3腳、C4腳、B4腳、A4腳、C5腳、B5腳、C6腳、A5腳、A6腳、A7腳、B7腳、C7腳、A8腳、A9腳、A10腳、C8腳、C9腳，集成電路U1的2腳、19腳、49腳接3V電源，集成電路U1的4腳、32腳、47腳、7腳、13腳接1.8V電源，集成電路U1的3腳、8腳、9腳、16腳、33腳、48腳、56腳、61腳接地，集成電路U2的電源端接3V電源、地端接地，電容C1、電容C2、電容C5的另一端接地，連接器P1的21腳接電容C3的另一端、20腳接電容C4的另一端，連接器P1的8腳、27腳、28腳、10腳接3V電源，連接器P1的1腳、2腳、34腳、35腳接12V電源的正極，連接器P1的4腳、7腳、13腳、16腳、18腳、19腳、22腳、25腳、33腳接地。

本實用新型的工作原理如下：

系統(tǒng)上電，集成電路U3開始初始化工作，完成FPGA的硬件配置工作：包括PCI Express局部總線的控制邏輯，4個復數(shù)操作數(shù)的乘法運算邏輯，以及串口的控制邏輯。與此同時，集成電路U1開始初始化，配置數(shù)據從集成電路U2讀入，完成PCI Express總線的配置工作。此后，電路進入正常工作狀態(tài)。

首先，集成電路U3等待接收從外部傳來的4個復數(shù)操作數(shù)數(shù)據。信號從連接器P1的14腳、15腳輸出，輸入到集成電路U1,經過集成電路U1的總線轉換處理，數(shù)據信號從集成電路U1的39腳～46腳輸出，輸入到集成電路U3；控制信號從集成電路U1的57腳～60腳、22腳～26腳輸出，輸入到集成電路U3。

其次，集成電路U3收到16字節(jié)的數(shù)據后，PCI Express局部總線的控制邏輯啟動，產生4個復數(shù)操作數(shù)，并將其送入復數(shù)乘法運算邏輯的輸入端，執(zhí)行復數(shù)乘法運算，并產生2個復數(shù)乘法運算的結果，緊接著進行2個復數(shù)的乘法運算，得出復數(shù)運算的結果。

最后，集成電路U3啟動串口的控制邏輯,將復數(shù)乘乘運算的結果數(shù)據發(fā)送出去。數(shù)據信號從集成電路U3的5腳輸出，輸入到連接器J2，從連接器J2上輸出復數(shù)乘乘運算的結果。其中，連接器J2上接GPRS模塊，模塊型號為SIM9000A。