本發(fā)明涉及一種多電源系統(tǒng)上電檢測(cè)電路。

背景技術(shù)：

當(dāng)前中大規(guī)模電路系統(tǒng)中，為了降低功耗，提高性能，多數(shù)采用多電源系統(tǒng)。多電源供電的電路系統(tǒng)除了要嚴(yán)格控制上電順序，還要檢測(cè)各個(gè)電源上電情況，根據(jù)實(shí)際上電情況決定內(nèi)部模塊的開(kāi)啟等，無(wú)論上電順序或是檢測(cè)控制出現(xiàn)問(wèn)題，都會(huì)造成嚴(yán)重后果，例如栓鎖效應(yīng)(latch up)等。

如圖1所示是一個(gè)典型的雙電源系統(tǒng)上電檢測(cè)電路。假設(shè)外部電源VDD等于3.3V，內(nèi)部電源VINT等于1.8V，由內(nèi)部線性穩(wěn)壓器(LDO)產(chǎn)生。LDO由VDD供電。首先對(duì)VDD上電；VDD達(dá)到檢測(cè)閾值之后VDD_READY信號(hào)翻轉(zhuǎn)，開(kāi)啟LDO，產(chǎn)生VINT；VINT達(dá)到檢測(cè)閾值之后再開(kāi)啟內(nèi)部由VINT供電的邏輯模塊。

其中VDD_READY在VDD上升過(guò)程中跟隨VDD，VDD達(dá)到檢測(cè)閾值(target)之后VDD_READY變低；

VDD_READY變低之后開(kāi)啟LDO，產(chǎn)生VINT；在LDO開(kāi)啟之前，VINT值處于較低的不確定值，在LDO開(kāi)啟之后VINT升高；

VINT升到檢測(cè)閾值之前，VINT_READY跟隨VINT變化；

由于VINT_READY是VINT電平范圍的信號(hào)，需要一電平轉(zhuǎn)換器將該信號(hào)轉(zhuǎn)換為VDD電壓范圍的信號(hào)；但是由于在VINT電平達(dá)到數(shù)字邏輯電路正常工作所需的邏輯電平之前，電平轉(zhuǎn)換單元無(wú)法正常工作，即電平轉(zhuǎn)換單元的輸出(VINT_READY_H)為一不確定值；

POWER_READY為電壓檢測(cè)電路的最終輸出，該信號(hào)在VDD與VINT都達(dá)到各自的檢測(cè)閾值之前，POWER_READY需一直保持為低；

但在VDD達(dá)到檢測(cè)閾值，VINT電平還很低(低于邏輯工作電平)時(shí)(圖2中a階段)，VINT_READY_H不確定；也就是說(shuō)VINT_READY_H有可能為低，在這種情況下POWER_READY為高，這就會(huì)造成邏輯錯(cuò)誤，導(dǎo)致POWER_READY控制的模塊提前開(kāi)啟，造成VINT因耗電而建立緩慢，振蕩，甚至無(wú)法建立等。

技術(shù)實(shí)現(xiàn)要素：

為了避免上電檢測(cè)中出現(xiàn)亞穩(wěn)態(tài)，本發(fā)明提出了一種改進(jìn)的多電源系統(tǒng)上電檢測(cè)電路結(jié)構(gòu)。

該上電檢測(cè)電路主要由以下單元組成：

外部電源；

外部電源電平檢測(cè)單元，當(dāng)外部電源電平低于設(shè)定目標(biāo)值時(shí)，該單元輸出跟隨外部電源，當(dāng)外部電源電平高于設(shè)定目標(biāo)值之后，輸出為低；

接受所述外部電源供電的N個(gè)內(nèi)部電源，每個(gè)內(nèi)部電源單獨(dú)設(shè)定其檢測(cè)閾值；

N個(gè)內(nèi)部電源電平檢測(cè)及電平轉(zhuǎn)換單元；以及

N+1輸入的或非門，所述外部電源電平檢測(cè)單元的輸出和N個(gè)內(nèi)部電源電平檢測(cè)及電平轉(zhuǎn)換單元的輸出共同形成該或非門的N+1輸入；該或非門的輸出即為上電檢測(cè)電路的最終輸出；

每個(gè)內(nèi)部電源電平檢測(cè)及電平轉(zhuǎn)換單元包括一電平檢測(cè)電路、一電平轉(zhuǎn)換器和一初始態(tài)鎖存器；其中，

電平檢測(cè)電路用以檢測(cè)對(duì)應(yīng)的內(nèi)部電源電平，當(dāng)某個(gè)內(nèi)部電源電平低于設(shè)定的相應(yīng)檢測(cè)閾值時(shí)，該電平檢測(cè)電路輸出跟隨對(duì)應(yīng)的內(nèi)部電源，該內(nèi)部電源電平高于設(shè)定的相應(yīng)檢測(cè)閾值之后，該電平檢測(cè)輸出低電平；

電平轉(zhuǎn)換器用以將內(nèi)部電源檢測(cè)單元的輸出邏輯電平由內(nèi)部電源范圍轉(zhuǎn)換為外部電源范圍；

初始態(tài)鎖存器，用以分別設(shè)定某個(gè)電平轉(zhuǎn)換器的初始值，并進(jìn)行鎖定，直至相應(yīng)的內(nèi)部電源電平達(dá)到設(shè)定的該內(nèi)部電源的檢測(cè)閾值之后再將其釋放；初始態(tài)鎖存器的輸入取所述相應(yīng)內(nèi)部電源檢測(cè)單元和相應(yīng)電平轉(zhuǎn)換器的輸出信號(hào)，該初始態(tài)鎖存器的輸出即與所述內(nèi)部電源對(duì)應(yīng)的或非門輸入信號(hào)。

基于以上技術(shù)方案，本發(fā)明還進(jìn)一步作了如下優(yōu)化：

每個(gè)內(nèi)部電源可以均由所述外部電源經(jīng)過(guò)單獨(dú)的內(nèi)部線性穩(wěn)壓器LDO產(chǎn)生。

初始態(tài)鎖存器的具體電路結(jié)構(gòu)包括：

一工作于外部電源電平范圍的反相器，用以將外部電源電平檢測(cè)單元輸出的VDD_READY信號(hào)取反；

一PMOS晶體管，由VDD_READY的取反信號(hào)驅(qū)動(dòng)，用以設(shè)定所述初始態(tài)鎖存器的初值；

一工作于內(nèi)部電源電平范圍的反相器，用以將電平檢測(cè)電路輸出的VINT_READY信號(hào)取反；

一NMOS晶體管，用作所述初始態(tài)鎖存器的前置驅(qū)動(dòng)，由VINT_READY的取反信號(hào)驅(qū)動(dòng)，當(dāng)VINT_READY的取反信號(hào)為高后，釋放鎖存器狀態(tài)；

一NMOS晶體管，用作開(kāi)關(guān)，用以防止所述初始態(tài)鎖存器設(shè)定初值過(guò)程中出現(xiàn)漏電；

一或非門，輸入分別為初始值與電平轉(zhuǎn)換器的輸出，輸出信號(hào)經(jīng)翻轉(zhuǎn)之后即為VINT_READY_LATCH；

一反相器連接于或非門的輸入與輸出之間，用作所述初始態(tài)鎖存器的反饋反相器；

一反相器將或非門的輸出信號(hào)翻轉(zhuǎn)并與VDD_READY做邏輯產(chǎn)生上電檢測(cè)電路的最終輸出POWER_READY。

本發(fā)明具有以下有益效果：

通過(guò)增加初始態(tài)鎖存器，用以設(shè)定內(nèi)部電源電平轉(zhuǎn)換信號(hào)(與內(nèi)部電源對(duì)應(yīng)的或非門輸入信號(hào))的初始值，并進(jìn)行鎖存，直至內(nèi)部電源電壓達(dá)到設(shè)定的內(nèi)部電源檢測(cè)閾值之后才將其釋放。因此，當(dāng)鎖存器釋放時(shí)，電平轉(zhuǎn)換器的輸出通常已經(jīng)有確定的值(通常為高電平)，從而消除了上電檢測(cè)中出現(xiàn)亞穩(wěn)態(tài)。

附圖說(shuō)明

圖1為現(xiàn)有上電檢測(cè)電路。

圖2為現(xiàn)有上電檢測(cè)時(shí)序。

圖3為本發(fā)明的上電檢測(cè)電路的基本結(jié)構(gòu)。

圖4為本發(fā)明中的初始態(tài)鎖存器電路。

圖5為圖3所示實(shí)施例的上電檢測(cè)時(shí)序。

圖6為本發(fā)明的上電檢測(cè)電路實(shí)例。

具體實(shí)施方式

如圖3，圖4所示，本實(shí)施例為雙電源系統(tǒng)的實(shí)例，分別為外部電源VDD，由外部電源供電的LDO產(chǎn)生的內(nèi)部電源VINT。通過(guò)增加初始態(tài)鎖存器，用以設(shè)定VINT_READY_LATCH初始值，并進(jìn)行鎖存，直至VINT電壓達(dá)到設(shè)定的VINT檢測(cè)閾值之后才將其釋放。因此，當(dāng)鎖存器釋放時(shí)，電平轉(zhuǎn)換器的輸出VINT_READY_H通常已經(jīng)有確定的值(通常為高電平)，從而避免了VINT_READY_LATCH與POWER_READY出現(xiàn)的異常邏輯。具體結(jié)構(gòu)包括：

一外部電源VDD，為內(nèi)部線性穩(wěn)壓器(LDO)及部分內(nèi)部電路提供電源電壓；

一內(nèi)部線性穩(wěn)壓器(LDO)，為部分內(nèi)部電路提供電源；

一VDD檢測(cè)單元，用以檢測(cè)VDD電平，當(dāng)VDD電平低于設(shè)定目標(biāo)值時(shí)，該單元輸出跟隨VDD，VDD高于設(shè)定目標(biāo)值之后，輸出為低；

一VINT檢測(cè)單元，用以檢測(cè)VINT電平，當(dāng)VINT電平低于設(shè)定目標(biāo)值時(shí)，該單元輸出跟隨VINT，VINT高于設(shè)定目標(biāo)值之后，輸出為低；

一電平轉(zhuǎn)換器，用以將VINT檢測(cè)單元的輸出邏輯電平由VINT范圍轉(zhuǎn)換為VDD范圍；當(dāng)VINT電平過(guò)低時(shí)，電平轉(zhuǎn)換器輸出不確定；

一初始態(tài)鎖存器，用以設(shè)定VINT_READY_LATCH初始值，并進(jìn)行鎖存，直至VINT電壓達(dá)到設(shè)定的檢測(cè)閾值之后才會(huì)釋放；

一兩輸入或非門。

其中，初始態(tài)鎖存器的具體電路結(jié)構(gòu)包括：

一工作于VDD電平范圍的反相器，用以將VDD_READY信號(hào)取反；

一PMOS晶體管，由VDD_READY的取反信號(hào)驅(qū)動(dòng)，用以設(shè)定鎖存器的初值；

一工作于VINT電平范圍的反相器，用以將VINT_READY信號(hào)取反；

一NMOS晶體管，用做鎖存器的前置驅(qū)動(dòng)，由VINT_READY的取反信號(hào)驅(qū)動(dòng)，當(dāng)VINT_READY的取反信號(hào)為高后，釋放鎖存器狀態(tài)；

一NMOS晶體管，用作開(kāi)關(guān)，用以防止鎖存器設(shè)定初值過(guò)程中出現(xiàn)漏電；

一或非門，輸入分別為初始值與電平轉(zhuǎn)換器的輸出，輸出信號(hào)經(jīng)翻轉(zhuǎn)之后即為VINT_READY_LATCH；

一反相器連接于或非門的輸入與輸出之間，用作鎖存器的反饋反相器；

一反相器將或非門的輸出信號(hào)翻轉(zhuǎn)并與VDD_READY做邏輯產(chǎn)生POWER_READY。

假設(shè)VDD值為3.3V，VDD檢測(cè)閾值電壓為2.7V；假設(shè)VINT電壓為1.8V，VINT檢測(cè)閾值電壓為1.5V；假設(shè)電平轉(zhuǎn)換器的最低VINT工作電壓為0.7V。本實(shí)施例的上電檢測(cè)過(guò)程具體如下：

1.VDD由0V開(kāi)始上升，VDD_READY信號(hào)跟隨VDD上升。

2.c點(diǎn)電壓維持為低，P1管開(kāi)啟，N2管關(guān)斷，a點(diǎn)電平隨VDD變高，b點(diǎn)電平被NOR1拉低，VINT_READY_LATCH為高，VINT_READY_LATCH初始態(tài)設(shè)定完成。

3.VDD上升至2.7V時(shí)，VDD_READY變低。

4.此時(shí)c點(diǎn)變高，P1管關(guān)斷，N2管開(kāi)啟，此時(shí)鎖存器狀態(tài)由N1管的狀態(tài)決定；

5.同時(shí)，LDO開(kāi)始工作，產(chǎn)生VINT，VINT電壓由低往高變化；

6.在VINT低于0.7V時(shí)，電平轉(zhuǎn)換器無(wú)法正常工作，輸出電壓VINT_READY_H不確定；

7.在VINT低于0.7時(shí)，N1管關(guān)斷，a點(diǎn)電平被INV1鉗位在高電平，因此NOR1輸出不會(huì)受VINT_READY_H影響，即b為低，VINT_READY_LATCH為高，POWER_READY保持為低；

8.當(dāng)VINT高于0.7V，低于1.5V時(shí)，電平轉(zhuǎn)換器正常工作，VINT_READY為高，ON_VINT_H為高，b點(diǎn)為低，VINT_READY_LATCH為高，POWER_READY為低；

9.當(dāng)VINT升到高于1.5V之后，VINT_READY變低；

10.此時(shí)，INV4翻轉(zhuǎn)，d點(diǎn)變高，N管將a點(diǎn)拉低；

11.同時(shí)，電平轉(zhuǎn)換器輸出翻轉(zhuǎn)，VINT_READY_H變低，NOR1狀態(tài)翻轉(zhuǎn)，b點(diǎn)變高，VINT_READY_LATCH變低；

12.由于之前ON_VDD已經(jīng)變低，在VINT_READY_LATCH變低之后，NOR2狀態(tài)發(fā)生翻轉(zhuǎn)，POWER_READY變高，上電及上電檢測(cè)完成。

13.當(dāng)VINT由于內(nèi)部耗電或是其他原因降低，并低于1.5V時(shí)，VINT電測(cè)單元輸出由低轉(zhuǎn)變?yōu)楦?，此時(shí)a點(diǎn)狀態(tài)維持低不變，VINT_READY_H變高，VINT_READY_LATCH變高，POWER_READY變低，表示電源系統(tǒng)發(fā)生異常。

圖6為多電源系統(tǒng)上電檢測(cè)的實(shí)例，本實(shí)例中包含一個(gè)外部電源VDD，N個(gè)由VDD供電的LDO產(chǎn)生的內(nèi)部電源VINT1…VINTN，N個(gè)內(nèi)部電源電平檢測(cè)及電平轉(zhuǎn)換單元，用以檢測(cè)相應(yīng)內(nèi)部電源電平并將輸出轉(zhuǎn)換到VDD邏輯電平，并且電平檢測(cè)及電平轉(zhuǎn)換單元都帶有初始態(tài)設(shè)定和鎖存功能，以消除上電過(guò)程中的亞穩(wěn)態(tài)。其中，N為大于等于1的整數(shù)。